Pat
J-GLOBAL ID：200903065504156052

半導体装置

Inventor：
角 博文

About 角 博文


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Gazette classification：公開公報
Application number (International application number)：1998165353
Publication number (International publication number)：1999354465
Application date： Jun. 12, 1998
Publication date： Dec. 24, 1999
Summary：
【要約】【課題】 MIS型半導体装置の拡散層抵抗およびゲート電極抵抗を低減する。【解決手段】 ゲート電極12および素子分離領域7間の凹部に半導体層14をエピタキシャル成長し、その表面に金属シリサイド層17を形成する。ゲート電極12上の溝20内には金属による配線層22を埋め込み、多結晶シリコン/金属ゲート電極構造とする。
Claim (excerpt)：
半導体基板上に、複数の第1の凸部と、複数の第2の凸部とを有し、前記第1の凸部は少なくともその一部が導電性材料からなり、前記第2の凸部は絶縁性材料からなる構造を具備する半導体装置であって、前記第1の凸部同士間の凹部、前記第2の凸部同士間の凹部、および前記第1の凸部と第2の凸部間の凹部のうち、いずれか少なくとも一種の凹部には、エピタキシャル成長された半導体層を有し、前記半導体層の表面は、金属シリサイド層を有するとともに、該金属シリサイド層表面は、前記第1の凸部および第2の凸部表面と略同一平面をなし、さらに、前記同一平面上には層間絶縁膜を有し、前記第1の凸部上の前記層間絶縁膜には溝を有し、該溝内には前記第1の凸部の導電性材料と電気的に一体化された配線層を有することを特徴とする半導体装置。
IPC (3)：
H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78
FI (3)：
H01L 21/28 301 D ,  H01L 21/90 D ,  H01L 29/78 301 S
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (11)
  • 特開昭63-141373
  • 特開昭63-141373
  • 短チャネルMOS型トランジスタおよびその製造方法
    Gazette classification：公開公報   Application number：特願平4-203116   Applicant：ソニー株式会社
Show all

Return to Previous Page

TOP

BOTTOM