Pat
J-GLOBAL ID:200903065519341646

半導体装置

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1995151035
Publication number (International publication number):1996321579
Application date: May. 24, 1995
Publication date: Dec. 03, 1996
Summary:
【要約】【目的】 高密度の導体リードの配列及び多ピン化の傾向に対応することのできる低コストの半導体装置を提供することにある。【構成】 複数の導体リードを設けた導体回路パターン15の、少なくとも、ワイヤボンディング・パッド12aと外部接続端子ランド13bの一部を露出させる複数のウエル部(窪み部)18aを有し、前記導体回路パターン15を一体に被覆し、前記導体回路パターン15を連結支持するソルダー・レジスト・マスク層18とを備え、オーバー・レジン・モールド・パッケージ17の外周縁部に沿って、千鳥格子状(エリア・アレイ状)に突出せしめられて成る前記外部接続端子ランド13bを具備した構成としたものである。
Claim (excerpt):
半導体回路素子搭載部とワイヤボンディング・パッド(内部接続端子)と外部接続端子となる突起部を備えた外部接続端子ランドとを設けた複数の導体リードを放射状に配列して成る導体回路パターンと、これを保持する外枠とから成るリードフレームと、前記半導体回路素子搭載部に搭載された半導体回路素子と、該半導体素子と前記導体回路パターン一端部側とを一体に含んで、前記半導体回路素子の搭載面側のみを封止して成るオーバー・レジン・モールド・パッケージと、該パッケージの外周部に沿って、前記外部接続端子ランドが直線的に突出した半導体装置であって、前記導体回路パターンの、少なくとも、前記ワイヤボンディング・パッドと外部接続端子ランドの一部を露出させる複数のウエル部(窪み部)を有し、前記導体回路パターンを一体に被覆し、前記導体回路パターンを連結支持するソルダー・レジスト・マスク層とを備え、且つ前記オーバー・レジン・モールド・パッケージの外周縁部に沿って、千鳥格子状(エリア・アレイ状)に突出せしめられて成る外部接続端子ランドを具備した構成としたことを特徴とする半導体装置。
FI (2):
H01L 23/50 X ,  H01L 23/50 N
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平4-007865
  • 半導体パツケージ
    Gazette classification:公開公報   Application number:特願平3-301583   Applicant:松下電工株式会社
  • 表面実装用パツケ-ジの構造
    Gazette classification:公開公報   Application number:特願平3-329461   Applicant:株式会社フジ電科, 東洋通信機株式会社

Return to Previous Page