Pat

J-GLOBAL ID：200903065868841060

半導体装置の製造方法

Inventor： 三原 一郎
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1998376243
Publication number (International publication number)：2000195890
Application date： Dec. 24, 1998
Publication date： Jul. 14, 2000
Summary：

【要約】【課題】 半導体装置の柱状電極を厚目のドライフィルムレジストを用いて形成し、且つ、柱状電極のピッチを小さくしても、絶縁不良が発生しないようにする。【解決手段】 メッキレジスト層16を形成するためのドライフィルムレジストとしては、金属不純物含有量が、Naで100ppb程度以下、Kで50ppb程度以下、Caで50ppb程度以下、Cuで50ppb程度以下となっているものを用いる。すると、メッキレジスト層16を剥離した後において、柱状電極18に付着する金属不純物の量がかなり少なくなり、この結果柱状電極18のピッチを小さくしても、金属不純物の付着に起因する絶縁不良が発生しないようにすることができる。

Claim (excerpt)：

柱状電極あるいは再配線を有する半導体装置の製造に際し、前記柱状電極あるいは前記再配線を、金属不純物含有量が所定の量以下であるドライフィルムレジストを用いて形成することを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/92 604 S ,  H01L 21/92 604 B

Patent cited by the Patent：

Cited by applicant (1)

• 突起電極の形成方法
  Gazette classification：公開公報   Application number：特願平9-164906   Applicant：カシオ計算機株式会社

Cited by examiner (1)

• 突起電極の形成方法
  Gazette classification：公開公報   Application number：特願平9-164906   Applicant：カシオ計算機株式会社