Pat
J-GLOBAL ID：200903066217055918

半導体素子の実装方法

Inventor：
谷田部 隆晃

About 谷田部 隆晃


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1994049381
Publication number (International publication number)：1995263491
Application date： Mar. 18, 1994
Publication date： Oct. 13, 1995
Summary：
【要約】【目的】 基板に半導体素子を位置決めすることにより該半導体素子を該基板に保持させ、バンプを介して該半導体素子を該基板に実装する半導体素子の実装方法に関し、位置決め後の半導体素子の保持を確実にすると共に、品質の向上を図ることを目的とする。【構成】 複数の電極を有する半導体素子と、該電極に対応するパッドが配列される基板と、該電極と該パッドとの間を接合する第1のバンプと、第2のバンプとを備え、該第1のバンプと該第2のバンプとを予め該電極に固着させると共に、該半導体素子を該基板に保持させることが該第2のバンプの溶融により行われるよう該第2のバンプは該第1のバンプより溶融温度が低く、かつ、突出高さが該第1のバンプの突出高さより大となるよう形成されるように構成する。
Claim (excerpt)：
複数の電極(4) を有する半導体素子(3) と、該電極(4) に対応するパッド(2) が配列される基板(1) と、該電極(4) と該パッド(2) との間を接合する第1のバンプ(5) と、第2のバンプ(6) とを備え、該第1のバンプ(5)と、該第2のバンプ(6) とを予め該電極(4) に固着させ、所定の該電極(4) を所定の該パッド(2) に合致するよう該半導体素子(3) を該基板(1) に位置決めすることによって該半導体素子(3) を該基板(1) に保持させ、該第1のバンプ(5) と、該第2のバンプ(6) との溶融によって該電極(4) と、該パッド(2) とを接合する半導体素子の実装方法であって、前記第2のバンプ(6) は溶融温度が前記第1のバンプ(5) より低く、かつ、前記電極(4) に固着れた突出高さ(H2)が該第1のバンプ(5) の突出高さ(H1)より大となるよう形成され、前記半導体素子(3) を前記基板(1) に保持させることが該第2のバンプ(6) の溶融によって行われることを特徴とする半導体素子の実装方法。
IPC (3)：
H01L 21/60 311 ,  H01L 21/321 ,  H05K 3/34 507
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM