Pat
J-GLOBAL ID:200903066821688082
半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):2000096444
Publication number (International publication number):2001284596
Application date: Mar. 31, 2000
Publication date: Oct. 12, 2001
Summary:
【要約】【課題】 SOI基板上の完全空乏化MISFETトランジスタにおいて、しきい値ばらつきを最小に保つ構造を提供する。【解決手段】 第1導電型の第1半導体層(11)と;第1ゲート絶縁膜(6)と;第1ゲート電極(8)と;第1バックゲート電極(13)を含む第1トランジスタ(FET1)と、前記第1半導体層と同じ導電型及び実質的に同じ厚さの第2半導体層(12)と;前記第1ゲート絶縁膜と実質的に同じ厚さの第2ゲート絶縁膜(6')と;第2ゲート電極(8')と;第2バックゲート電極(14)を含み、前記第1トランジスタのしきい値よりも高いしきい値を有する第2トランジスタ(FET2)を備え、前記第1半導体層の不純物濃度は前記第2半導体層の不純物濃度よりも低く、かつ、前記第1バックゲート電極の電圧は前記第2バックゲート電極の電圧よりも大きいことを特徴とする半導体装置。
Claim (excerpt):
絶縁膜上に設けられた第1導電型の第1半導体層と、前記第1半導体層上に設けられた第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に設けられた第1ゲート電極と、前記第1半導体層下に前記絶縁膜を介して設けられた第1バックゲート電極を含む第1電界効果トランジスタと、前記絶縁膜上に設けられ、前記第1半導体層と同じ導電型及び実質的に同じ厚さの第2半導体層と、前記第2半導体層上に設けられ、前記第1ゲート絶縁膜と実質的に同じ厚さの第2ゲート絶縁膜と、前記第2ゲート絶縁膜上に設けられた第2ゲート電極と、前記第2半導体層下に前記絶縁膜を介して設けられた第2バックゲート電極を含み、前記第1電界効果トランジスタのしきい値よりも高いしきい値を有する第2電界効果トランジスタを備え、前記第1半導体層の不純物濃度は前記第2半導体層の不純物濃度よりも低く、かつ、前記第1バックゲート電極の電圧は前記第2バックゲート電極の電圧よりも大きいことを特徴とする半導体装置。
IPC (4):
H01L 29/786
, H01L 21/8234
, H01L 27/088
, H01L 27/08 331
FI (5):
H01L 27/08 331 E
, H01L 29/78 617 N
, H01L 27/08 102 B
, H01L 29/78 613 Z
, H01L 29/78 622
F-Term (60):
5F048AA09
, 5F048AC01
, 5F048AC03
, 5F048BA09
, 5F048BB01
, 5F048BB02
, 5F048BB04
, 5F048BB06
, 5F048BB08
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BB14
, 5F048BB15
, 5F048BB16
, 5F048BB18
, 5F048BD04
, 5F048BG07
, 5F048BG12
, 5F048BG14
, 5F048BH04
, 5F110AA08
, 5F110AA09
, 5F110AA16
, 5F110BB04
, 5F110BB20
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110DD22
, 5F110EE01
, 5F110EE04
, 5F110EE05
, 5F110EE08
, 5F110EE09
, 5F110EE14
, 5F110EE30
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF22
, 5F110FF23
, 5F110FF26
, 5F110FF27
, 5F110GG02
, 5F110GG04
, 5F110GG12
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG52
, 5F110HK09
, 5F110NN62
, 5F110NN63
, 5F110NN65
, 5F110NN66
, 5F110NN78
, 5F110QQ17
Patent cited by the Patent:
Cited by examiner (1)
-
半導体装置
Gazette classification:公開公報
Application number:特願平10-137236
Applicant:株式会社東芝
Return to Previous Page