Pat
J-GLOBAL ID：200903079630994285

半導体装置

Inventor：
沼 田 敏 典

About 沼 田 敏 典

, 
野 口 充 宏

About 野 口 充 宏


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998137236
Publication number (International publication number)：1999330482
Application date： May. 19, 1998
Publication date： Nov. 30, 1999
Summary：
【要約】【課題】 SOI層を用いた完全空乏化MISFETトランジスタを形成してなる半導体装置において、MIFSETのチャネル不純物濃度に依存して、バックゲート電圧を変化させることによって、不純物濃度が変動しても、SOI膜厚バラツキに対するしきい値感度をほぼ極小に保ったままで、しきい値を規定する値にできるようにする半導体装置を提供することを目的とする。【解決手段】 SOI層の膜厚を、しきい値変動が小さくなる膜厚に設定する。さらに、ダミー素子を用いてチャネル領域の不純物濃度を測定し、その測定値に基づいてバックゲート電圧を調節することにより所望のしきい値を維持することができる。
Claim (excerpt)：
バックゲートが形成されてなる支持基板と、前記支持基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた第1の半導体層と、前記支持基板の前記バックゲートに対向して前記第1の半導体層の一部をチャネル領域としたMISFETトランジスタと、前記第1の半導体層の不純物濃度またはキャリア濃度に応じて変化する測定信号を出力するダミー素子と、前記ダミー素子から出力される前記測定信号に応じて前記バックゲートに電圧を印加する電圧印加手段と、を備えたことを特徴とする半導体装置。
FI (2)：
H01L 29/78 617 N ,  H01L 29/78 613 A
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM