Pat
J-GLOBAL ID：200903067251098436

半導体及び半導体基板、その製造方法、並びに半導体素子

Inventor：
長澤 弘幸

About 長澤 弘幸


Applicant, Patent owner：
HOYAアドバンスドセミコンダクタテクノロジーズ株式会社

About HOYAアドバンスドセミコンダクタテクノロジーズ株式会社


Agent (1)： 特許業務法人特許事務所サイクス
Gazette classification：公開公報
Application number (International application number)：2002364009
Publication number (International publication number)：2004200234
Application date： Dec. 16, 2002
Publication date： Jul. 15, 2004
Summary：
【課題】基板側の低抵抗化、及びその上層のエピタキシャル成長層の高抵抗化を実現した半導体及び半導体基板、その製造方法、並びにその半導体を用いる半導体素子を提供すること。【解決手段】化合物単結晶からなり、面欠陥密度が1x107/cm2以上である領域及び面欠陥密度が1/cm2以下である領域を含む半導体。基板上に前記半導体を設けた半導体基板。前記半導体または半導体基板の製造方法。少なくとも一つの抵抗性接触を有する電極と、少なくとも一つの非抵抗性接触を有する半導体素子であって、前記半導体の高欠陥密度領域に抵抗性接触が形成され、かつ低欠陥密度領域に非抵抗性接触が形成されていることを特徴とする半導体素子。【選択図】 なし
Claim (excerpt)：
化合物単結晶からなり、面欠陥密度が1x107/cm2以上である領域(以下、高欠陥密度領域という)及び面欠陥密度が1/cm2以下である領域(以下、低欠陥密度領域という)を含む半導体。
IPC (3)：
H01L29/12 ,  C30B29/48 ,  H01L21/20
FI (3)：
H01L29/14 ,  C30B29/48 ,  H01L21/20
F-Term (24)：
4G077AA03 ,  4G077AB01 ,  4G077BE08 ,  4G077BE15 ,  4G077BE25 ,  4G077BE26 ,  4G077BE33 ,  4G077BE44 ,  4G077BE45 ,  4G077CG01 ,  4G077DB01 ,  4G077EF01 ,  4G077FJ03 ,  4G077QA01 ,  4G077QA74 ,  4G077TC13 ,  4G077TC17 ,  4G077TK06 ,  4G077TK08 ,  4G077TK11 ,  5F052JA07 ,  5F052JA10 ,  5F052KA01 ,  5F052KA05
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM