Pat

J-GLOBAL ID：200903067303667680

半導体装置および半導体装置の製造方法

Inventor： 末代 知子 ,  中川 明夫 ,  川口 雄介 ,  山口 好弘 ,  八幡 彰博
Applicant, Patent owner： 株式会社東芝
Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2004000552
Publication number (International publication number)：2004165691
Application date： Jan. 05, 2004
Publication date： Jun. 10, 2004
Summary：

【課題】 素子特性の改善を図ったトレンチゲート構造を有する半導体装置を実現すること。【解決手段】 半導体装置の製造方法は、n型バッファ層2の表面上に、n型バッファ層2よりも薄い、高抵抗のn型ベース層3をエピタキシャル成長させる工程と、n型ベース層3の表面にp型ベース層4を形成し、この第2ベース層の表面にn型ソース層を形成し、n型ソース層およびp型ベース層4を貫き、n型ベース層3の途中の深さまで達するトレンチを形成し、このトレンチ内にゲート絶縁膜を介してゲート電極を形成する工程と、n型バッファ層2の厚さをn型ベース層3よりも薄くする工程と、n型バッファ層2の裏面にn型バッファ層2よりも薄いp型ドレイン層1を形成する工程とを有する。【選択図】 図8

Claim (excerpt)：

第1導電型のバッファ層の表面上に、該バッファ層よりも薄い、高抵抗で第1導電型の第1ベース層をエピタキシャル成長させる工程と、 前記第1導電型のベース層の表面に第2導電型の第2ベース層を、この第2ベース層の表面に第1導電型のソース層を、ならびに、前記ソース層および前記第2ベース層より深く、前記第1ベース層まで達するトレンチをそれぞれ形成する工程と 前記バッファ層の厚さを前記第1ベース層よりも薄くする工程と、 前記バッファ層の裏面に該バッファ層よりも薄い第2導電型のドレイン層を形成する工程と を有することを特徴とする半導体装置の製造方法。

IPC (8)：

H01L29/78 ,  H01L21/336 ,  H01L21/8222 ,  H01L21/8234 ,  H01L21/8249 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088

FI (11)：

H01L29/78 655B ,  H01L29/78 652F ,  H01L29/78 652H ,  H01L29/78 652M ,  H01L29/78 653A ,  H01L29/78 656C ,  H01L27/08 331E ,  H01L29/78 658H ,  H01L27/08 102E ,  H01L27/06 321A ,  H01L27/06 101U

F-Term (29)：

5F048AA03 ,  5F048AA05 ,  5F048AA10 ,  5F048AC04 ,  5F048AC06 ,  5F048AC07 ,  5F048BA04 ,  5F048BA07 ,  5F048BA16 ,  5F048BA19 ,  5F048BB01 ,  5F048BB05 ,  5F048BB20 ,  5F048BC01 ,  5F048BC02 ,  5F048BC03 ,  5F048BC12 ,  5F048BC16 ,  5F048BD07 ,  5F048BF03 ,  5F048BF11 ,  5F048BH07 ,  5F048CA03 ,  5F048CA06 ,  5F082AA27 ,  5F082BA47 ,  5F082BC01 ,  5F082BC09 ,  5F082CA08

Patent cited by the Patent：

Cited by examiner (2)

• 絶縁ゲート型バイポーラトランジスタとその製造方法
  Gazette classification：公開公報   Application number：特願平3-153321   Applicant：三洋電機株式会社
• 床ずれ用介護マット
  Gazette classification：公開公報   Application number：特願2001-106511   Applicant：可児大, 田島みつ子