Pat
J-GLOBAL ID：200903067382942550

半導体装置の製造方法

Inventor：
中村 勝光

About 中村 勝光

, 
湊 忠玄

About 湊 忠玄

, 
富永 修一

About 富永 修一

, 
塩沢 勝臣

About 塩沢 勝臣


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995001347
Publication number (International publication number)：1995263692
Application date： Jan. 09, 1995
Publication date： Oct. 13, 1995
Summary：
【要約】【目的】 パワーデバイスの特性、特にオン電圧を改善する。【構成】 トレンチ4を掘った後、酸化膜の形成/除去を二回繰り返し、トレンチ4の開孔部の形状5b及び底部の形状6bを丸くする。これと共に、半導体層の欠陥をシリコン酸化膜8中に吸い出し、トレンチ4の内壁近傍の欠陥を低減する。【効果】 ゲートでの電界集中を回避し、移動度を高める。
Claim (excerpt)：
(a)半導体からなる基板に対し、異方性エッチングを行って前記基板の厚さ方向に溝を掘る工程と、(b)第1の熱酸化を行い、前記溝内部に第1の犠牲酸化膜を形成する工程と、(c)前記第1の犠牲酸化膜を除去する工程と、(d)前記工程(c)の後で第2の熱酸化を行い、前記溝の内部に第2の犠牲酸化膜を形成する工程と、(e)前記第2の犠牲酸化膜を除去する工程と、(f)前記工程(e)の後で、前記溝の内部に制御電極の一部を形成する絶縁膜を形成する工程と、(g)前記溝を埋め、前記制御電極の一部を形成する絶縁膜を介して前記基板と対峙する制御電極を形成する工程とを備える半導体装置の製造方法。
IPC (2)：
H01L 29/78 ,  H01L 29/74
FI (3)：
H01L 29/78 321 V ,  H01L 29/74 N ,  H01L 29/78 301 V
Patent cited by the Patent：
Cited by applicant (16)
  • 特開平3-058485
  • 特開平3-232276
  • 縦型MOSFET装置およびその製造方法
    Gazette classification：公開公報   Application number：特願平4-134965   Applicant：オムロン株式会社
Show all
Cited by examiner (23)
  • 特開平1-192175
  • 特開平3-058485
  • 特開昭59-040579
Show all

Return to Previous Page

TOP

BOTTOM