Pat
J-GLOBAL ID:200903067394310045
半導体装置とその製造方法
Inventor:
,
,
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
林 敬之助
Gazette classification:公開公報
Application number (International application number):1995113447
Publication number (International publication number):1996274330
Application date: May. 11, 1995
Publication date: Oct. 18, 1996
Summary:
【要約】【構成】 同一のMISFETのチャネル領域に第1のゲート電圧でチャネル表面が反転する領域と第2のゲート電圧でチャネル表面が反転する領域とを平面的に構成要素として設ける。例えばP型半導体基板上のN型MOSFETのチャネル領域をP型半導体基板の表面濃度で決まる第1の不純物濃度のチャネル領域104と不純物導入用マスクのパターン106によって選択された領域に不純物をイオン打ち込み等で導入する事によって決まる第2の不純物濃度のチャネル領域105を設ける。さらに第1の不純物濃度のチャネル領域104と第2の不純物濃度のチャネル領域105は複数の平面的形状に分割する。【効果】 上記の様に同一のMOSFETのチャネル領域を複数の不純物濃度の複数の平面的形状の領域で構成し、さらに第1の不純物濃度の領域と第2の不純物濃度の領域の平面的な面積比に応じてMOSFETのしきい値電圧を所望の値に容易に設定する事ができ、低コストでより高性能な半導体集積回路装置を実現する。
Claim (excerpt):
第1導電型半導体基板に絶縁層を有し、該絶縁層に接してゲート電極を有し、該ゲート電極の下の第1導電型半導体基板表面は、少なくとも第1のゲート電圧で表面が第2導電型に反転する領域(第1反転電圧領域)と第2のゲート電圧で表面が第2導電型に反転する領域(第2反転電圧領域)とが平面的に構成されるMIS型要素であることを特徴とする半導体装置。
IPC (2):
FI (2):
H01L 29/78 301 H
, H01L 29/62 G
Patent cited by the Patent:
Cited by examiner (17)
-
特開平3-218070
-
特開平3-218071
-
特開昭56-042374
-
特開昭48-047279
-
特開平4-127570
-
特開平2-014575
-
特開平1-278072
-
特開昭59-132169
-
特開昭52-144280
-
特開昭63-055975
-
特開昭63-129657
-
特開昭63-307780
-
特開昭63-141363
-
特開昭62-264670
-
MIS型電界効果トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平4-052830
Applicant:株式会社東芝
-
特開昭63-126265
-
特開昭59-111357
Show all
Return to Previous Page