Pat
J-GLOBAL ID：200903068504526606

積層型圧電素子

Inventor：
高木 淳宏

About 高木 淳宏


Applicant, Patent owner：
ブラザー工業株式会社

About ブラザー工業株式会社


Agent (1)： 石井 暁夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001056802
Publication number (International publication number)：2002254634
Application date： Mar. 01, 2001
Publication date： Sep. 11, 2002
Summary：
【要約】【課題】 焼成工程によりスルーホール32,33を基点として圧電アクチュエータ20全体が反り変形することを抑制する。【解決手段】 個別電極24のパターンを表面に形成した圧電シート21b,21d,21f,22と、コモン電極25のパターンを表面に形成した圧電シート21a,21c,21e,21gとを交互に積層する。最上層には表面電極30,31付きの絶縁シート23を積層する。そして、各圧電シート21a〜21g,22,23には、スルーホール32,33を、個別電極24のパターンの並び方向と平行な方向に隣接するもの同士が前記平行な方向に沿って一列状に整列しないように適宜ずらして穿設する。
Claim (excerpt)：
一方の広幅面に個別電極のパターンを形成した複数の圧電シートと、一方の広幅面にコモン電極のパターンを形成した複数の圧電シートとが交互に積層されて、前記各個別電極及び前記各コモン電極が積層方向に重なる箇所を活性部と成し、前記各圧電シートには、前記積層方向に隣接する前記個別電極同士または前記コモン電極同士を導電材料を介して導通させるためのスルーホールが配設されて成る積層型圧電素子において、前記各圧電シートにおいて前記個別電極のパターンの並び方向と平行な方向に隣接するスルーホール同士は、前記平行な方向に沿って一列状に整列しないように適宜ずらして配置されていることを特徴とする積層型圧電素子。
IPC (4)：
B41J 2/045 ,  B41J 2/055 ,  B41J 2/16 ,  H01L 41/083
FI (3)：
B41J 3/04 103 A ,  B41J 3/04 103 H ,  H01L 41/08 S
F-Term (8)：
2C057AF93 ,  2C057AG15 ,  2C057AG48 ,  2C057AP02 ,  2C057AP16 ,  2C057AP21 ,  2C057BA04 ,  2C057BA14
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM