Pat

J-GLOBAL ID：200903068542273525

半導体装置の製造方法

Inventor： 長谷川 利昭 ,  池田 浩一 ,  鬼頭 英至
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1999253769
Publication number (International publication number)：2001077196
Application date： Sep. 08, 1999
Publication date： Mar. 23, 2001
Summary：

【要約】【課題】 誘電率の低い有機膜を含む層間絶縁膜に配線構造を形成する際に、レジスト膜の再生処理が可能なマスク構造を用い、そのマスクの最下層には低誘電率な材料を用いる製造方法を提供する。【解決手段】 第1、第2の低誘電率膜13、15を含む層間絶縁膜12上に、下層より材質の異なる第1のマスク24、第2のマスク22および第3のマスク21からなる3層のマスクを形成する工程を備え、第2のマスク22は第3のマスク21を形成する際に第1のマスク24を形成する第1の膜16を保護する材質の膜で形成され、第1の膜16は低誘電率な材料で形成されることを特徴とする半導体装置の製造方法である。

Claim (excerpt)：

有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、前記層間絶縁膜上に、下層より材質の異なる第1のマスク、第2のマスクおよび第3のマスクからなる3層のマスクを形成する工程を備え、前記第2のマスクは前記第3のマスクを形成する際に前記第1のマスクを形成する膜を保護する材質の膜で形成されることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/316

FI (3)：

H01L 21/90 J ,  H01L 21/316 M ,  H01L 21/90 A

F-Term (34)：

5F033HH11 ,  5F033HH32 ,  5F033JJ01 ,  5F033KK07 ,  5F033MM01 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ21 ,  5F033QQ28 ,  5F033QQ29 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR25 ,  5F033SS22 ,  5F033TT03 ,  5F033XX23 ,  5F033XX27 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BE04 ,  5F058BF02 ,  5F058BJ01 ,  5F058BJ02

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-099387   Applicant：ソニー株式会社