Pat
J-GLOBAL ID：200903068966313314

半導体装置およびその製造方法

Inventor：
中川 進一

About 中川 進一

, 
飯島 光輝

About 飯島 光輝


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 横山 淳一
Gazette classification：公開公報
Application number (International application number)：2000301298
Publication number (International publication number)：2002110824
Application date： Sep. 29, 2000
Publication date： Apr. 12, 2002
Summary：
【要約】【課題】 単ゲート型周辺トランジスタと、積層ゲート型不揮発性メモリセルを1チップ上に混載させる際、両プロセスを整合させ制御性良くこれらの素子両方を一緒にダマシンゲートプロセスで形成できる方法の確立が課題である。【解決手段】 半導体基板中に選択的に形成された素子分離絶縁膜を有し、半導体基板表面に形成された第1ゲート絶縁膜を介して、第1導電膜(フローティングゲート電極)を有し、且つ第1導電膜上に形成された第2ゲート絶縁膜を介してメタル膜(コントロールゲート電極)を有する不揮発性メモリセル部と半導体基板表面に形成された第3ゲート絶縁膜を介して、メタル膜(ゲート電極)を有する周辺トランジスタ領域を同時に有することを特徴とする不揮発性半導体記憶装置。
Claim (excerpt)：
フローティングゲート電極と導電物からなるコントロールゲート電極とが中間絶縁膜を介して順に積層されてなる第一のゲート層と、該第一のゲート層の側壁をなす第一のゲートサイドウォール膜とからなる二重ゲート型不揮発性メモリセルと、前記導電物からなる第二のゲート層と、該第二のゲート層の側壁をなす第二のゲートサイドウォール膜とからなる周辺トランジスタとを有し、前記二重ゲート型不揮発性メモリセルと前記周辺トランジスタとをともに埋め込むように形成され、その表面が前記二重ゲート型不揮発性メモリセル及び前記周辺トランジスタと面一に平坦化されてなる絶縁膜とを有する半導体装置。
IPC (8)：
H01L 21/8247 ,  H01L 27/115 ,  H01L 21/28 301 ,  H01L 21/316 ,  H01L 27/10 481 ,  H01L 29/43 ,  H01L 29/788 ,  H01L 29/792
FI (6)：
H01L 21/28 301 D ,  H01L 21/316 B ,  H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/62 G ,  H01L 29/78 371
F-Term (91)：
4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104BB30 ,  4M104CC05 ,  4M104DD02 ,  4M104DD03 ,  4M104DD04 ,  4M104DD06 ,  4M104DD19 ,  4M104DD29 ,  4M104DD63 ,  4M104DD75 ,  4M104DD78 ,  4M104DD80 ,  4M104DD84 ,  4M104EE03 ,  4M104EE08 ,  4M104EE09 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  4M104HH16 ,  4M104HH20 ,  5F001AA06 ,  5F001AA08 ,  5F001AB04 ,  5F001AB08 ,  5F001AD60 ,  5F001AD90 ,  5F001AG10 ,  5F001AG17 ,  5F058BA11 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BF02 ,  5F058BF52 ,  5F058BH10 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ02 ,  5F058BJ07 ,  5F083EP42 ,  5F083EP76 ,  5F083EP77 ,  5F083GA02 ,  5F083JA04 ,  5F083JA06 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083NA01 ,  5F083PR34 ,  5F083PR36 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F083ZA12 ,  5F083ZA28 ,  5F101BA23 ,  5F101BA26 ,  5F101BB05 ,  5F101BB08 ,  5F101BD35 ,  5F101BD41 ,  5F101BH14 ,  5F101BH30
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM