Pat
J-GLOBAL ID:200903067249316817
半導体装置および半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1998185453
Publication number (International publication number):1999074369
Application date: Jun. 30, 1998
Publication date: Mar. 16, 1999
Summary:
【要約】【課題】同一基板上に異なる材料/厚さのゲート酸化膜/ゲート電極が形成された半導体装置およびこの半導体装置の製造方法。【解決手段】半導体基板の第1および第2の素子領域(3a、3b)に第1絶縁膜(203)と第1ポリシリコン膜(204)を形成する。第2の素子領域の第1絶縁膜および第1ポリシリコン膜が除去され、この除去された領域に第2絶縁膜(211)を介して第2ポリシリコン膜(212)を形成する。第1の素子領域では第1ポリシリコン膜によって第1のゲート電極が構成され、第2の素子領域では第2ポリシリコン膜によって第2のゲート電極が構成される。素子分離上のシリコン窒化膜を除去し、この除去された領域に第1のゲート電極と第2のゲート電極とを接続する金属膜を形成する。
Claim (excerpt):
基板上のゲート電極が形成される複数の領域に第1の膜と第2の膜とを形成するステップと、前記複数の領域の内の少なくとも1つの領域から前記第1の膜と第2の膜とを取り除くステップと、前記第1の膜と第2の膜とが取り除かれた前記少なくとも1つの領域に第1の絶縁膜と第1のゲート電極とを形成するステップと、を具備することを特徴とする半導体装置の製造方法。
IPC (5):
H01L 21/8234
, H01L 27/088
, H01L 27/10 461
, H01L 27/108
, H01L 21/8242
FI (3):
H01L 27/08 102 C
, H01L 27/10 461
, H01L 27/10 681 F
Patent cited by the Patent:
Cited by examiner (15)
-
特開平3-184368
-
特開平3-184368
-
特開平3-184368
-
特開平4-123439
-
特開平4-123439
-
特開平4-123439
-
電界効果トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平5-013067
Applicant:三菱電機株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平7-063099
Applicant:株式会社東芝
-
特開平2-003244
-
特開平2-003244
-
特開平2-003244
-
CMOSデバイスのゲート電極の形成方法
Gazette classification:公開公報
Application number:特願平7-287645
Applicant:ヒュンダイエレクトロニクスインダストリイズカンパニーリミテッド
-
特開平3-184368
-
特開平4-123439
-
特開平2-003244
Show all
Return to Previous Page