Pat
J-GLOBAL ID：200903069257665564

論理回路及びその試験方法

Inventor：
高 野 隆 幸

About 高 野 隆 幸

, 
新 田 進

About 新 田 進


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995281631
Publication number (International publication number)：1997127199
Application date： Oct. 30, 1995
Publication date： May. 16, 1997
Summary：
【要約】【課題】 通常動作を行うときの回路ブロック間の接続関係を自動的に検証することができず、作業者の目視検査に頼っていた。【解決手段】 論理回路を通常動作モード又は試験モードのいずれかに設定する動作モード設定信号に対し、通常動作モードの値を設定するステップ101と、値が設定された動作モード設定信号を試験回路に入力するステップ102と、回路ブロック間の信号経路及び回路ブロックと外部端子との間の信号経路を順にトレースして接続情報を求めるステップ103と、求められた接続情報と、予め用意された正常時の接続情報とを比較することで、論理回路の接続関係に誤りがないか否かを判断するステップ107とを備える。
Claim (excerpt)：
第1の回路ブロックと第2の回路ブロックとを含む論理回路において、前記第1の回路ブロックの出力端子と外部入力端子とに二つの入力端子がそれぞれ接続され、前記第2の回路ブロックの入力端子に出力端子が接続されており、第1の試験信号を制御端子に入力されて、前記第1の回路ブロックの出力端子と前記外部入力端子のいずれか一方と前記第2の回路ブロックの入力端子とを接続する第1のマルチプレクサと、前記第2の回路ブロックの入力端子に入力端子が接続され、外部出力端子に出力端子が接続され、第2の試験信号を制御端子に入力されて、前記第2の回路ブロックの入力端子と前記外部出力端子との間が導通又は非導通状態になる第2のマルチプレクサとを備え、通常動作モードでは、前記第1の試験信号によって前記第1のマルチプレクサは前記第1の回路ブロックの出力端子と前記第2の回路ブロックの入力端子とを接続し、前記第2の試験信号によって前記第2のマルチプレクサは前記第2の回路ブロックの入力端子と前記外部出力端子との間を非導通状態にし、試験モードであって、前記第1の回路ブロックが出力した信号を前記外部出力端子から取り出す場合は、前記第1の試験信号によって前記第1のマルチプレクサは前記第1の回路ブロックの出力端子と前記第2の回路ブロックの入力端子とを接続し、前記第2の試験信号によって前記第2のマルチプレクサは前記第2の回路ブロックの入力端子と前記外部出力端子との間を導通状態にし、試験モードであって、前記第2の回路ブロックへの入力信号を前記外部入力端子から与える場合は、前記第1の試験信号によって前記第1のマルチプレクサは前記外部入力端子と前記第2の回路ブロックの入力端子とを接続し、前記第2の試験信号によって前記第2のマルチプレクサは前記第2の回路ブロックの入力端子と前記外部出力端子との間を非導通状態にすることを特徴とする論理回路。
IPC (5)：
G01R 31/28 ,  G01R 31/3185 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/00
FI (4)：
G01R 31/28 U ,  H03K 19/00 B ,  G01R 31/28 W ,  H01L 27/04 T
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM