Pat

J-GLOBAL ID：200903069410797580

半導体装置の構造およびその製造方法

Inventor： 林 喜宏 ,  田辺 伸広 ,  竹内 常雄 ,  齋藤 忍
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996005490
Publication number (International publication number)：1997199679
Application date： Jan. 17, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【課題】 強誘電体薄膜を容量部とする不揮発性メモリを含む集積回路では、還元雰囲気に曝されると強誘電体特性が劣化するため、還元雰囲気を利用するメタルCVD法による深いコンタクトホールの埋め込みができないといった課題を解決する。【解決手段】 記憶回路部7の拡散層とCMOS回路部8の拡散層に至る開口部に耐熱性金属の埋め込まれた耐熱性金属プラグコンタクト40を形成した後、強誘電体容量4を形成し、さらにかかる耐熱性金属プラグ40に対してアルミ配線20が形成されていることを特徴とする半導体装置の構造である。

Claim (excerpt)：

記憶容量部が配列された記憶回路部とCMOS論理回路部とを有する半導体装置において、半導体基板上に層間絶縁膜が形成され、該層間絶縁膜には、前記記憶回路部と前記CMOS回路部を構成するトランジスタ層に至る開口部に耐熱性金属が埋め込まれてなる耐熱性金属プラグが形成され、さらに該記憶回路部内の該耐熱性金属プラグ上に該記憶容量部が形成されていることを特徴とする半導体装置の構造。

IPC (8)：

H01L 27/105 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 441 ,  H01L 27/04 C ,  H01L 27/08 321 F ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 半導体メモリ
  Gazette classification：公開公報   Application number：特願平5-317722   Applicant：株式会社日立製作所
• 不揮発性強誘電体メモリ装置、不揮発性強誘電体メモリアレイ装置及びそのメモリアレイ装置の形成方法
  Gazette classification：公開公報   Application number：特願平5-283594   Applicant：ラムトロン・インターナショナル・コーポレーション
• 半導体集積回路装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-156849   Applicant：株式会社日立製作所