Pat
J-GLOBAL ID：200903069686438282

スイッチ・ネットワーク要素における共用メモリ管理

Inventor：
ミュラー,シモン

About ミュラー,シモン

, 
ヘンデル,エアリエル

About ヘンデル,エアリエル

, 
タンギララ,ラヴィ

About タンギララ,ラヴィ

, 
バーグ,カート

About バーグ,カート


Applicant, Patent owner：
サン・マイクロシステムズ・インコーポレーテッド

About サン・マイクロシステムズ・インコーポレーテッド


Agent (1)： 山川 政樹 (外5名)
Gazette classification：公表公報
Application number (International application number)：1999505795
Publication number (International publication number)：2002508126
Application date： Jun. 25, 1998
Publication date： Mar. 12, 2002
Summary：
【要約】スイッチ・ネットワーク要素(100)における共用メモリ管理(200)の方法と装置を実現する。本発明の一様態によれば、パケット中継デバイス(140)用の共用メモリ・マネージャ(220)は共用メモリ(230)内の多数のバッファのそれぞれについてのバッファ使用度(たとえば、使用度カウント)に関する情報を格納しているポインタ・メモリ(320)を備えている。ポインタ・メモリ(320)にはエンコーダ(410)が結合され、空きバッファを含む一組のバッファを示す出力を生成する。共用メモリ・マネージャ(220)は、さらに、ポインタ・ジェネレータ(440)を備えており、これはエンコーダ(410)に結合され、その一組のバッファ内に空きバッファを配置する。ポインタ・ジェネレータ(440)はさらに、エンコーダ(410)の出力とその一組のバッファ内の空きバッファの配置に基づいて空きバッファへのポインタを生成するように構成されている。本発明の他の様態によれば、パケット中継デバイス(100)には、パケットをネットワーク上に送信するための多数の出力ポート(117)と、ネットワークからパケットを受信し、パケットをバッファリングし、パケットを複数の出力ポート(117)に中継するための出力ポートに結合されている多数の入力ポート(117)が備えられている。パケット中継デバイス(100)はさらに、一時的にパケットをバッファリングするためいくつかのバッファ(140)にセグメント分割されている共用メモリ(230)を備えている。共用メモリ(230)に格納されるのは高々1つの与えられたパケットのコピーである。パケット中継デバイス(100)はさらに、入力ポート(117)の代わりにバッファを動的に割り当て、それぞれのバッファの所有カウントを追跡する共用メモリ・マネージャ(220)を備える。
Claim (excerpt)：
パケット中継デバイスで使用する共用メモリ・マネージャであって、 共用メモリ内にバッファ使用度に関する情報を格納するように構成されているポインタ・メモリと、 ポインタ・メモリに結合されたエンコーダであって、複数の空きバッファを含むバッファの複数の組のうちの一組のバッファを示す出力を生成するように構成されているエンコーダと、 エンコーダに結合されているポインタ・ジェネレータであって、その一組のバッファ内の空きバッファを特定し、エンコーダの出力とその一組のバッファ内の空きバッファの位置に基づいて空きバッファへのポインタを生成するポインタ・ジェネレータとを備える共用メモリ・マネージャ。
IPC (5)：
H04L 12/56 ,  G06F 12/02 540 ,  H04L 12/28 ,  H04L 12/46 ,  H04L 13/08
FI (4)：
G06F 12/02 540 ,  H04L 13/08 ,  H04L 11/20 102 Z ,  H04L 11/00 310 C
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM