Pat
J-GLOBAL ID:200903069841726770

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (8): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
Gazette classification:公開公報
Application number (International application number):2006075570
Publication number (International publication number):2007251066
Application date: Mar. 17, 2006
Publication date: Sep. 27, 2007
Summary:
【課題】 高誘電率ゲート絶縁膜と半導体基板との間に良質の界面層を形成することができ、ゲート絶縁膜に高誘電体材料を用いたことによるメリットを十分に生かす。【解決手段】 高誘電率ゲート絶縁膜を用いたMIS型半導体装置の製造方法において、第1導電型の半導体基板10上にゲート絶縁膜13とすべき高誘電体膜13aを形成する工程と、基板10を、水素ガス及び酸素ガスが含まれる雰囲気中で熱処理することにより、基板10と誘電体膜13aとの間に界面層13bを形成する工程と、界面層13bを形成した後に、誘電体膜13a上にゲート電極14とすべき導電体膜を形成する工程と、導電体膜をゲートパターンに加工することによりゲート電極14を形成する工程と、ゲート電極14をマスクに基板10に第2導電型不純物をドープすることにより、ソース・ドレイン領域18,19を形成する工程とを含む。【選択図】 図1
Claim (excerpt):
第1導電型の半導体基板上にゲート絶縁膜とすべき高誘電体膜を形成する工程と、 前記基板を、水素ガス及び酸素ガスが含まれる雰囲気中で熱処理することにより、前記基板と誘電体膜との間に界面層を形成する工程と、 前記界面層を形成した後に、前記誘電体膜上にゲート電極とすべき導電体膜を形成する工程と、 前記導電体膜をゲートパターンに加工することによりゲート電極を形成する工程と、 前記ゲート電極をマスクに前記基板に第2導電型不純物をドープすることにより、ソース・ドレイン領域を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (3):
H01L 29/78 ,  H01L 21/316 ,  H01L 21/318
FI (3):
H01L29/78 301G ,  H01L21/316 P ,  H01L21/318 M
F-Term (49):
5F058BD04 ,  5F058BD18 ,  5F058BH03 ,  5F058BJ01 ,  5F140AA05 ,  5F140AA13 ,  5F140AA24 ,  5F140AA37 ,  5F140AA39 ,  5F140AB03 ,  5F140BA01 ,  5F140BA20 ,  5F140BD01 ,  5F140BD04 ,  5F140BD06 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BE09 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF08 ,  5F140BF11 ,  5F140BF15 ,  5F140BF58 ,  5F140BG08 ,  5F140BG14 ,  5F140BG27 ,  5F140BG35 ,  5F140BG38 ,  5F140BG46 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ23 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK26 ,  5F140BK35 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CF05
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page