Pat
J-GLOBAL ID：200903070439749532

半導体製造装置及び半導体装置の製造方法

Inventor：
伊藤 史隆

About 伊藤 史隆


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (11)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2006237494
Publication number (International publication number)：2008060453
Application date： Sep. 01, 2006
Publication date： Mar. 13, 2008
Summary：
【課題】半導体ウェハの表面における帯電を取り除いて、例えばプラグ上に吸着するスラリー砥粒等の異物の発生を抑制する。【解決手段】複数のユニットから構成された、半導体ウェハ1をCMP処理するための半導体製造装置であって、複数のユニットにおける一のユニット7に設けられ、半導体ウェハ1の表面における帯電を除電する除電部9を備えている。【選択図】図2
Claim (excerpt)：
複数のユニットから構成された、半導体ウェハをCMP処理するための半導体製造装置であって、 前記複数のユニットにおける一のユニットに設けられ、前記半導体ウェハの表面における帯電を除電する除電部を備えていることを特徴とする半導体製造装置。
IPC (3)：
H01L 21/304 ,  B24B 37/00 ,  H05F 3/06
FI (3)：
H01L21/304 622Z ,  B24B37/00 Z ,  H05F3/06
F-Term (7)：
3C058AB03 ,  3C058AC01 ,  3C058AC02 ,  3C058DA17 ,  5G067AA42 ,  5G067AA70 ,  5G067DA24
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM