Pat
J-GLOBAL ID：200903070488072327

半導体装置とその製造方法

Inventor：
松田 聡

About 松田 聡


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998182422
Publication number (International publication number)：2000022141
Application date： Jun. 29, 1998
Publication date： Jan. 21, 2000
Summary：
【要約】【課題】本発明は、ゲート電極からの電界集中を緩和し、スイッチング特性の劣化、チャネル幅の狭いトランジスタにおけるしきい値電圧のを抑えることを可能とする。【解決手段】トレンチ11aは、傾斜が緩い第1の傾斜部12と、第1の傾斜部12の下部からトレンチ11aの底部に続く傾斜が急峻な第2の傾斜部13とからなる側壁を有している。ゲート電極15は第1の傾斜部12と素子領域11bの表面とが成す緩いコーナー部を覆っており、コーナー部における電界の集中が緩和されている。
Claim (excerpt)：
半導体基板と、前記半導体基板内に形成され、素子領域に隣接して形成されたトレンチと、前記トレンチ内に充填され前記素子領域を分離するための絶縁物とを具備し、前記トレンチの側壁は、前記トレンチの上部に形成された傾斜が緩い第1の傾斜部と、この第1の傾斜部の下部から前記トレンチの底部に続く傾斜が急峻な第2の傾斜部とを有し、前記素子領域の表面と前記第1の傾斜部とが成す緩い角度のコーナー部がゲート電極により覆われることを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 21/76
FI (2)：
H01L 29/78 301 R ,  H01L 21/76 L
F-Term (13)：
5F032AA39 ,  5F032AA77 ,  5F032CA17 ,  5F032DA23 ,  5F032DA25 ,  5F040DA06 ,  5F040DC01 ,  5F040EC16 ,  5F040EK05 ,  5F040EM06 ,  5F040FC00 ,  5F040FC10 ,  5F040FC28
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM