半導体基板、並びに半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998070886
Publication number (International publication number)：1999274500
Application date： Mar. 19, 1998
Publication date： Oct. 08, 1999
Summary：

【要約】【課題】SOI基板上に形成された電界効果トランジスタのS-factorを低減する。【解決手段】シリコン支持基板11上に、フッ素型添加され誘電率が低いシリコン酸化膜12が形成されている。SiOF膜12上に、電界効果トランジスタのチャネル領域51及びソース・ドレイン領域52及び素子分離絶縁領域53が形成されている。チャネル領域上に酸化シリコン膜からなるゲート酸化膜54を介してゲート電極55が形成されている。そして、全面に、TEOS膜56が形成されている。TEOS膜56には、ソース・ドレイン領域52及びゲート電極55に接続するコンタクトホールが設けられ、コンタクトホールに配線57a,b,cが埋め込み形成されている。

Claim (excerpt)：

支持基板上に埋め込み絶縁膜と半導体層とが順次積層された半導体基板であって、前記半導体層に接する前記埋め込み絶縁膜の表面層には、酸化シリコンより誘電率が低い低誘電率領域が形成されていることを特徴とする半導体基板。

IPC (2)：

H01L 29/786 , H01L 21/762

FI (2)：

H01L 29/78 626 C , H01L 21/76 D

Patent cited by the Patent：

Cited by examiner (2)

特開平1-246850
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平7-240337 Applicant：株式会社東芝

Return to Previous Page