Pat
J-GLOBAL ID:200903070650688515
アクティブマトリックス基板及び液晶装置
Inventor:
Applicant, Patent owner:
Agent (1):
鈴木 喜三郎 (外2名)
Gazette classification:公開公報
Application number (International application number):1998037755
Publication number (International publication number):1999231345
Application date: Feb. 19, 1998
Publication date: Aug. 27, 1999
Summary:
【要約】【課題】 アクティブマトリックス基板について、液晶配向膜のラビング工程等によって発生する静電気によって基板上に形成されたTFT等が破壊される事態を有効に回避することのできる構成を提供することを課題とする。【解決手段】 基板(絶縁性基板(1))上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部(12)の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域(11)が連続して配置されてなるアクティブマトリックス基板であって、前記パネル領域内の画素部を除く部位の少なくとも一部に絶縁層(第2層間絶縁膜(7))を介して帯電防止用の導電層(共通配線8)が設けられるように構成した。
Claim (excerpt):
基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるアクティブマトリックス基板であって、前記パネル領域内の画素部を除く部位の少なくとも一部に絶縁層を介して帯電防止用の導電層が設けられてなることを特徴とするアクティブマトリックス基板。
IPC (6):
G02F 1/136 500
, G02F 1/1345
, G09F 9/00 309
, G09F 9/00 346
, H01L 29/786
, H01L 21/336
FI (6):
G02F 1/136 500
, G02F 1/1345
, G09F 9/00 309 Z
, G09F 9/00 346 Z
, H01L 29/78 612 Z
, H01L 29/78 623 A
Patent cited by the Patent:
Cited by examiner (6)
-
半導体集合基板及び半導体装置
Gazette classification:公開公報
Application number:特願平5-139581
Applicant:ソニー株式会社
-
液晶表示装置
Gazette classification:公開公報
Application number:特願平5-275732
Applicant:セイコーエプソン株式会社
-
特開平3-296725
-
薄膜トランジスタパネル
Gazette classification:公開公報
Application number:特願平7-185060
Applicant:カシオ計算機株式会社
-
特開平3-296725
-
特開平3-296725
Show all
Return to Previous Page