Pat

J-GLOBAL ID：200903070772927162

光半導体素子の製造方法

Inventor： 石松 純男 ,  清水 俊雄 ,  出井 康夫
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994158291
Publication number (International publication number)：1996032108
Application date： Jul. 11, 1994
Publication date： Feb. 02, 1996
Summary：

【要約】【目的】 複雑な処理を必要とすることなく、外部取り出し効率が大幅に向上し、高効率の光半導体素子及びその製造方法を提供することである。【構成】 一導電型半導体層と、逆導電型半導体層とを有する光半導体素子の製造方法において、前記一導電型半導体層上に選択的にレジスト膜を形成し、該レジスト膜を熱変形させ、前記一導電型半導体層に対して選択的にエッチングする。【効果】 半導体基板毎にドライ、ウエットエッチング処理をするために複雑な複数エッチングと結晶成長を必要をせず、再現性よく順メサ形状若しくはドーム形状レンズが形成され、光を有効に取り出すことができ、量産性に優れる。

Claim (excerpt)：

一導電型半導体層と、逆導電型半導体層とを有する光半導体素子の製造方法において、前記一導電型半導体層上に選択的にレジスト膜を形成し、該レジスト膜を熱変形させ、前記一導電型半導体層に対して選択的にエッチングすることを特徴とする光半導体素子の製造方法。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-228181
  
• ドライエッチング方法
  Gazette classification：公開公報   Application number：特願平4-138132   Applicant：日本電気株式会社
• 特開昭56-013782
  
• 特開昭60-113979