Pat
J-GLOBAL ID:200903070828123851
多層セラミック基板の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
小柴 雅昭
Gazette classification:公開公報
Application number (International application number):2001199253
Publication number (International publication number):2003017851
Application date: Jun. 29, 2001
Publication date: Jan. 17, 2003
Summary:
【要約】【課題】 無収縮プロセスおよび多数個取りの双方を採用して多層セラミック基板を製造するにあたって、焼結後の多層集合基板から複数の多層セラミック基板を得るための分割工程をより円滑に行なえるようにするとともに、外部端子電極を良好な状態で能率的に形成できるようにする。【解決手段】 生の多層集合基板15およびこれを挟むように配置されている収縮抑制層19を備える、生の複合積層体11を作製するにあたって、分割線上であって、導体18を分断するように、貫通孔22を設けるとともに、分割線に沿って切り込み溝23を設ける。焼成後、収縮抑制層19を除去した後、多層集合基板15を貫通孔22および切り込み溝23に沿って分割して得られた多層セラミック基板の側面には、分断された貫通孔22の内面上に外部端子電極となる導体18の一部が露出している。
Claim (excerpt):
複数の積層されたセラミック層を備える、多層セラミック基板を製造する方法であって、セラミック絶縁材料粉末を含みかつ焼成されることによって複数の前記セラミック層となる複数のセラミックグリーン層を有する生の多層集合基板を備え、焼成後において所定の分割線に沿ってそれぞれ分割されることによって複数の前記多層セラミック基板を取り出すことができるようにされていて、前記セラミック絶縁材料粉末の焼結温度では焼結しない無機材料粉末を含む収縮抑制層が前記生の多層集合基板を積層方向に挟むように配置され、少なくとも前記生の多層集合基板には、その積層方向にそれぞれ貫通する複数の貫通孔が前記分割線上に設けられている、生の複合積層体を作製する工程と、前記生の複合積層体を、前記セラミック絶縁材料粉末が焼結するが前記無機材料粉末が焼結しない条件下で焼成し、それによって、前記収縮抑制層によって挟まれた焼結後の前記多層集合基板を得る工程と、前記収縮抑制層を除去し、それによって、焼結後の前記多層集合基板を取り出す工程と、焼結後の前記多層集合基板を前記分割線に沿って分割し、それによって、分断された前記貫通孔を側面上に位置させている複数の前記多層セラミック基板を取り出す工程とを備える、多層セラミック基板の製造方法。
IPC (7):
H05K 3/46
, B28B 11/00
, H01L 23/12
, H05K 1/02
, H05K 1/09
, H05K 3/00
, H05K 3/40
FI (9):
H05K 3/46 H
, H05K 3/46 N
, H05K 1/02 G
, H05K 1/09 C
, H05K 3/00 J
, H05K 3/00 X
, H05K 3/40 D
, B28B 11/00 Z
, H01L 23/12 D
F-Term (65):
4E351AA07
, 4E351BB01
, 4E351BB31
, 4E351BB33
, 4E351BB35
, 4E351BB47
, 4E351CC06
, 4E351CC11
, 4E351CC31
, 4E351DD05
, 4E351DD06
, 4E351DD19
, 4E351DD21
, 4E351DD22
, 4E351EE01
, 4E351GG01
, 4E351GG16
, 4G055AA08
, 4G055AC01
, 4G055AC09
, 4G055BA32
, 4G055BA43
, 4G055BA83
, 4G055BB05
, 4G055BB17
, 5E317AA22
, 5E317AA24
, 5E317BB13
, 5E317BB14
, 5E317BB15
, 5E317BB18
, 5E317CC22
, 5E317CC32
, 5E317CC33
, 5E317CD27
, 5E317CD32
, 5E317GG01
, 5E317GG09
, 5E317GG16
, 5E338AA03
, 5E338AA18
, 5E338BB13
, 5E338BB28
, 5E338BB32
, 5E338BB48
, 5E338BB65
, 5E338EE26
, 5E338EE31
, 5E346AA02
, 5E346AA12
, 5E346AA15
, 5E346AA22
, 5E346AA32
, 5E346AA42
, 5E346AA51
, 5E346BB16
, 5E346CC16
, 5E346EE24
, 5E346EE27
, 5E346EE29
, 5E346FF07
, 5E346GG05
, 5E346GG08
, 5E346GG09
, 5E346HH31
Patent cited by the Patent:
Cited by examiner (7)
-
セラミック基板の製造方法
Gazette classification:公開公報
Application number:特願平5-262984
Applicant:住友金属鉱山株式会社
-
積層電子部品およびその製造方法
Gazette classification:公開公報
Application number:特願平6-169647
Applicant:株式会社村田製作所
-
特開昭62-281359
-
配線基板集合体及びこれから得られた配線基板
Gazette classification:公開公報
Application number:特願平9-182905
Applicant:日本特殊陶業株式会社
-
セラミック配線基板の製造方法
Gazette classification:公開公報
Application number:特願平10-353664
Applicant:住友金属鉱山株式会社
-
セラミックス多層配線基板の製造方法及びセラミックス多層配線基板
Gazette classification:公開公報
Application number:特願平4-065383
Applicant:日本碍子株式会社, エヌジーケイ・エレクトロニクス株式会社
-
特開昭62-281359
Show all
Return to Previous Page