Pat
J-GLOBAL ID：200903070865533083
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993231284
Publication number (International publication number)：1995086215
Application date： Sep. 17, 1993
Publication date： Mar. 31, 1995
Summary：
【要約】【目的】本発明は、ディッシングを抑制し、ポリッシング処理後に残留する研磨粒子を充分に除去でき、良好に膜の平坦化、埋め込み金属配線形成等を行うことができる半導体装置の製造方法を提供することを目的とする。【構成】凹凸部を有する基板21の少なくとも凸部に、被加工膜25の材料より研磨速度が遅い材料からなる耐研磨性膜24を形成する工程、前記耐研磨性膜24上に前記被加工膜25を形成する工程、並びに前記耐研磨性膜の厚さ以下の粒径を有する研磨粒子27を含む研磨剤を用いて前記被加工膜25を研磨する工程を具備することを特徴としている。
Claim (excerpt)：
凹凸部を有する基板の少なくとも凸部に、被加工膜の材料より研磨速度が遅い材料からなる耐研磨性膜を形成する工程、前記耐研磨性膜上に前記被加工膜を形成する工程、並びに前記耐研磨性膜の厚さ以下の粒径を有する研磨粒子を含む研磨剤を用いて前記被加工膜を研磨する工程、を具備することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/304 321
, B24B 1/00
