Pat
J-GLOBAL ID:200903071345840443
電子線描画方法
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2002276730
Publication number (International publication number):2004119414
Application date: Sep. 24, 2002
Publication date: Apr. 15, 2004
Summary:
【課題】本発明の課題は、本発明は後方散乱の影響を抑え、レジスト層の表面が綺麗な浅い凹凸パターンを形成することができる電子線描画方法を提供することである。【解決手段】基板21上に形成されたレジスト層25の表面に電子線を照射して凹凸パターンを形成する電子線描画方法において、電子線の後方散乱を抑えるための散乱制御層27を設けるようにした。また、散乱制御層25の散乱の頻度を表す微分散乱断面積は、基板21の微分散乱断面積より小さくし、基板21の材質の散乱確率比が所定値以上の場合には散乱制御層25として樹脂を用い、散乱確率比が所定値よりも小さくなりようにした。【選択図】 図1
Claim (excerpt):
基板上に形成されたレジスト層の表面に電子線を照射して凹凸パターンを形成する電子線描画方法において、電子線の後方散乱を抑えるための散乱制御層を設けることを特徴とする電子線描画方法。
IPC (3):
H01L21/027
, G03F7/039
, G03F7/11
FI (3):
H01L21/30 541P
, G03F7/039 601
, G03F7/11 503
F-Term (17):
2H025AA01
, 2H025AA03
, 2H025AB14
, 2H025AB16
, 2H025AC06
, 2H025AD03
, 2H025BE00
, 2H025BE10
, 2H025BG00
, 2H025DA34
, 2H025DA40
, 2H025FA10
, 5D121BA05
, 5D121BB04
, 5D121BB21
, 5F056DA02
, 5F056DA08
Patent cited by the Patent: