Pat

J-GLOBAL ID：200903071429724384

SRTSクロック再生制御回路

Inventor： 村上 勝 ,  小笠原 信雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1996049210
Publication number (International publication number)：1997247157
Application date： Mar. 06, 1996
Publication date： Sep. 19, 1997
Summary：

【要約】【課題】 転送クロックの再生をより安定に行う回路を提供する。【解決手段】 送信側で生成され転送されたRTS情報をRTS分離部1-2が抽出し、抽出されたRTS情報により演算テーブル1-42は、同RTS情報の送信側でのラッチ間隔を推測する。同様に、N分周回路1-8、ラッチ回路1-9、X分周回路1-10、Pビットカウンタ1-11により、転送クロックfr1に応じた受信側のRTS情報が生成され、生成されたRTS情報により演算テーブル1-44は、そのラッチ間隔を推測する。引き算部1-45が上記2つのテーブルの推測結果の差を求め、その結果は積分され電圧信号に変換されて、VCXO1-7の制御信号となる。この制御信号により、VCXO1-7が生成するクロックfr1の周波数は、送信側の転送クロックの周波数に近づく。

Claim (excerpt)：

網クロックをX分周した基準クロックでカウント値を更新する送信側Pビットカウンタと、当該送信側Pビットカウンタのカウント値を、ユーザ情報の転送クロックfsをN分周した信号でラッチする送信側ラッチ回路と、当該送信側ラッチ回路のラッチ結果である送信側のタイムスタンプ情報を前記ユーザ情報とともに送信する回路とを備える送信側装置より情報を受信し、受信した情報から前記タイムスタンプ情報およびユーザ情報を抽出して、当該抽出したユーザ情報の転送を行う受信側装置において、当該ユーザ情報の転送クロックfrを生成するSRTSクロック再生制御回路であって、前記転送クロックfrを生成するクロック生成回路と、前記網クロックをX分周した基準クロックでカウント値を更新する受信側Pビットカウンタと、前記転送クロックfrをN分周した信号で前記受信側Pビットカウンタのカウント値をラッチする受信側ラッチ回路と、前記抽出されたタイムスタンプ情報の内の、所定数のタイムスタンプ情報毎に選択した2つのタイムスタンプ情報の差に応じて、当該2つのタイムスタンプ情報が前記送信側ラッチ回路でラッチされた間隔における前記基準クロックの周期の数Crを推測し、前記受信側ラッチ回路でラッチされたカウント値の内の、前記所定数のカウント値毎に選択した2つのカウント値の差に応じて、当該2つのカウント値がラッチされた間隔における前記基準クロックの周期の数Cgを推測して、推測した周期の数CrとCgの差を求めるSRTS制御部と、当該SRTS制御部が求めた差に応じて、前記転送クロックfrの速度が前記転送クロックfsの速度に、より近づくように、前記クロック生成手段を制御するクロック制御部とを備えたことを特徴とするSRTSクロック再生制御回路。

IPC (3)：

H04L 12/28 ,  H04L 7/00 ,  H04L 7/08

FI (3)：

H04L 11/20 D ,  H04L 7/00 D ,  H04L 7/08 Z

Patent cited by the Patent：

Cited by examiner (3)

• ATMクロック再生装置
  Gazette classification：公開公報   Application number：特願平5-230847   Applicant：アンリツ株式会社
• インターフェース装置
  Gazette classification：公開公報   Application number：特願平6-269298   Applicant：富士通株式会社
• クロック再生回路
  Gazette classification：公開公報   Application number：特願平4-288504   Applicant：松下電器産業株式会社