Pat

J-GLOBAL ID：200903071456462618

半導体記憶装置

Inventor： 関口 知紀 ,  藤澤 宏樹 ,  阪田 健 ,  河原 尊之 ,  木村 勝高
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995340366
Publication number (International publication number)：1997180466
Application date： Dec. 27, 1995
Publication date： Jul. 11, 1997
Summary：

【要約】【課題】従来の強誘電体シャドーRAMでは、揮発動作モードと不揮発動作モードをプレートの電位あるいは駆動法で切り換えているが、チップ面積の増加、退避・リコール動作速度の低下、消費電力の増加という問題を有している。【解決手段】プレート電位はつねに一定にしておき、不揮発情報を書き込む場合には、データ線の振幅を大きくし、強誘電体キャパシタを十分に分極させる。一方、揮発情報を書き込む際にはデータ線の振幅を小さくし、分極反転を小さく抑える。【効果】第一にリコール動作、退避動作が高速で消費電力が小さい。また、揮発書き込みを行う際の強誘電体キャパシタの疲労が小さく、書き換えの制限回数が大きい。

Claim (excerpt)：

強誘電体膜を用いたキャパシタと選択トランジスタとを有するメモリーセルと、上記選択トランジスタのソースまたはドレインに接続された第1のデータ線と、上記第1のデータ線と平行に配置された第2のデータ線と、上記選択トランジスタのゲートに接続され、上記第1及び第2のデータ線に交差するように配置されたワード線と、上記第1のデータ線と上記第2のデータ線との間の電圧を増幅する増幅回路とを具備する半導体記憶装置において、上記増幅回路に供給される電源電圧として、少なくとも第1の電圧と該第1の電圧の振幅よりもその振幅が小さい第2の電圧との2種類を有することを特徴とする半導体記憶装置。

IPC (5)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (4)：

G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 651

Patent cited by the Patent：

Cited by examiner (2)

• 半導体メモリ
  Gazette classification：公開公報   Application number：特願平5-324825   Applicant：株式会社日立製作所
• 強誘電体半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-158629   Applicant：日本テキサス・インスツルメンツ株式会社