不揮発性メモリ素子及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：服部雅紀
Gazette classification：公開公報
Application number (International application number)：1996056245
Publication number (International publication number)：1996264737
Application date： Mar. 13, 1996
Publication date： Oct. 11, 1996
Summary：

【要約】【課題】不揮発性メモリ素子及びその製造方法を提供する。【解決手段】第1方向に隣接するセルトランジスタと共有するソ-ス400及びドレイン300、セルトランジスタに限定される浮遊ゲ-ト及び第2方向に隣接するセルトランジスタと共有する制御ゲ-トより構成されるセルトランジスタ、第2方向に隣接するセルトランジスタのソ-スが互いに連結されるように、第2方向の長棒状の第1埋没導電層66、各セルトランジスタのドレインとそれぞれ接続されている第2埋没導電層69、第1埋没導電層上に第1埋没導電層と接続されるように第2方向に長棒状で形成された共通ソ-ス線、第2埋没導電層上に、各セルトランジスタに限定されるように形成されたパッド層及びコンタクトホ-ルを通してパッド層と連結されるビットラインとを含むことを特徴とする。したがって、メモリ素子の集積度の向上を容易に達成しうる。

Claim (excerpt)：

第1方向に隣接するセルトランジスタと共有するソ-ス及びドレイン、各セルトランジスタに限定される浮遊ゲ-ト及び第2方向に隣接するセルトランジスタと共有する制御ゲ-トより構成されるセルトランジスタと、第2方向に隣接するセルトランジスタのソ-スが互いに連結されるように、前記第2方向に長棒状で形成された第1埋没導電層と、各セルトランジスタのドレインとそれぞれ接続されている第2埋没導電層と、前記第1埋没導電層上に、前記第1埋没導電層と接続されるように第2方向に長棒状で形成された共通ソ-ス線と、前記第2埋没導電層上に、各セルトランジスタに限定されるように形成されたパッド層と、コンタクトホ-ルを通して前記パット層と連結されるビットラインとを含むことを特徴とする不揮発性メモリ素子。

IPC (4)：

H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (2)：

H01L 27/10 434 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (5)

特開平3-060071
不揮発性半導体記憶装置
Gazette classification：公開公報 Application number：特願平5-137739 Applicant：株式会社東芝
特開平4-242937

Show all

Return to Previous Page