表示用薄膜半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴木晴敏
Gazette classification：公開公報
Application number (International application number)：1996355285
Publication number (International publication number)：1998189998
Application date： Dec. 20, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】画素アレイ部と周辺回路部を一体的に内蔵した表示用薄膜半導体装置に含まれる薄膜トランジスタのLDD構造を最適化する。【解決手段】画素アレイ部は絶縁基板1上に集積形成された画素電極11及びこれをスイッチング駆動する薄膜トランジスタ9Xを含んでいる。周辺回路部は同一の絶縁基板1上に集積形成された薄膜トランジスタ9Cからなり、画素アレイ部を駆動する。各薄膜トランジスタ9X,9Cはゲート絶縁膜4を介して半導体薄膜3とゲート電極5とを重ねた積層構造を有する。半導体薄膜3にはゲート電極5に整合したチャネル領域CHと、その両側に位置し不純物が高濃度で注入されたソース領域S及びドレイン領域Dと、チャネル領域CHとソース領域Sの間及びチャネル領域CHとドレイン領域Dの間の少くとも一方に介在し不純物が低濃度で注入されたLDD領域とが形成されている。回路トランジスタ9CのLDD濃度が画素トランジスタ9XのLDD濃度より高い。また、回路トランジスタ9CのLDD幅WCが画素トランジスタ9XのLDD幅WXより短い。

Claim (excerpt)：

絶縁基板上に集積形成された画素電極及びこれをスイッチング駆動する薄膜トランジスタを含む画素アレイ部と、同一の絶縁基板上に集積形成された薄膜トランジスタからなり該画素アレイ部を駆動する周辺回路部とを有する表示用薄膜半導体装置であって、各薄膜トランジスタはゲート絶縁膜を介して半導体薄膜とゲート電極とを重ねた積層構造を有し、該半導体薄膜にはゲート電極に整合したチャネル領域と、その両側に位置し不純物が高濃度で注入されたソース領域及びドレイン領域と、チャネル領域とソース領域の間及びチャネル領域とドレイン領域の間の少くとも一方に介在し不純物が低濃度で注入されたLDD領域とが形成されており、周辺回路部に属する薄膜トランジスタに設けたLDD領域の不純物濃度が画素アレイ部に属する薄膜トランジスタに設けたLDD領域の不純物濃度より高いことを特徴とする表示用薄膜半導体装置。

IPC (3)：

H01L 29/786 , G02F 1/136 500 , H01L 21/336

FI (5)：

H01L 29/78 612 B , G02F 1/136 500 , H01L 29/78 613 A , H01L 29/78 616 V , H01L 29/78 616 A

Patent cited by the Patent：

Cited by examiner (2)

液晶表示装置
Gazette classification：公開公報 Application number：特願平4-265503 Applicant：ソニー株式会社
液晶表示装置
Gazette classification：公開公報 Application number：特願平6-306559 Applicant：三洋電機株式会社

Return to Previous Page