半導体装置の作製方法

Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2008303618
Publication number (International publication number)：2009158939
Application date： Nov. 28, 2008
Publication date： Jul. 16, 2009
Summary：

【課題】より高集積化され、薄型化及び小型化された半導体装置を作製することを目的の一とする。また、半導体装置において、高性能化、低消費電力化を目的の一とする。【解決手段】剥離層を用いて基板から剥離された半導体素子層を、他基板に形成され、平坦化された無機絶縁層に覆われた半導体素子層上に積層する。上層の半導体素子層を基板より剥離後、剥離層を除去し半導体素子層下に形成される無機絶縁膜を露出する。平坦化された無機絶縁層及び無機絶縁膜を密着させて接合する。また、半導体素子層の有する半導体層は半導体基板より分離され、作製基板に転置された単結晶半導体層である。【選択図】図1

Claim (excerpt)：

第1の基板上に第1の剥離層を形成し、前記第1の剥離層を平坦化処理し、前記平坦化処理された第1の剥離層上に第1の無機絶縁膜を形成し、前記第1の無機絶縁膜上に第1の半導体素子層を形成し、前記第1の半導体素子層上に無機絶縁層を形成し、前記無機絶縁層を平坦化処理し、第2の基板上に第2の剥離層を形成し、前記第2の剥離層を平坦化処理し、前記平坦化処理された第2の剥離層上に第2の無機絶縁膜を形成し、前記第2の無機絶縁膜上に第2の半導体素子層を形成し、前記第2の半導体素子層に保持基板を接着し、前記第2の半導体素子層、及び前記第2の無機絶縁膜を第2の基板より剥離し、前記第2の無機絶縁膜に残存する前記第2の剥離層を除去し前記第2の無機絶縁膜を露出し、前記平坦化処理された無機絶縁層と前記露出された第2の無機絶縁膜とを接合して、前記第1の半導体素子層と前記第2の半導体素子層とを前記無機絶縁層及び前記第2の無機絶縁膜を介して積層し、前記第1の半導体素子層及び前記第2の半導体素子層は単結晶半導体層を含み、単結晶半導体基板に脆弱化層を形成し、前記単結晶半導体基板を前記脆弱化層で分離して、前記単結晶半導体層を前記第1の無機絶縁膜及び前記第2の無機絶縁膜上に形成することを特徴とする半導体装置の作製方法。

IPC (12)：

H01L 21/02 , H01L 27/12 , H01L 21/336 , H01L 29/786 , H01L 21/265 , H01L 21/322 , H01L 21/20 , H01L 27/10 , H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (12)：

H01L27/12 B , H01L29/78 627D , H01L29/78 627A , H01L29/78 613Z , H01L29/78 613B , H01L21/265 Q , H01L21/322 X , H01L21/20 , H01L27/10 481 , H01L27/10 434 , H01L29/78 371 , H01L27/10 461

F-Term (191)：

5F083EP02 , 5F083EP04 , 5F083EP17 , 5F083EP18 , 5F083EP22 , 5F083EP27 , 5F083EP44 , 5F083EP45 , 5F083EP52 , 5F083EP63 , 5F083EP68 , 5F083EP75 , 5F083ER21 , 5F083GA01 , 5F083GA10 , 5F083GA27 , 5F083HA02 , 5F083HA06 , 5F083HA10 , 5F083JA04 , 5F083JA06 , 5F083JA12 , 5F083JA19 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083JA60 , 5F083PR03 , 5F083PR05 , 5F083PR18 , 5F083PR33 , 5F083PR39 , 5F083PR40 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR53 , 5F083PR54 , 5F083PR55 , 5F083ZA07 , 5F083ZA08 , 5F083ZA12 , 5F083ZA13 , 5F101BA19 , 5F101BA23 , 5F101BA26 , 5F101BA29 , 5F101BA35 , 5F101BA36 , 5F101BA42 , 5F101BA45 , 5F101BB02 , 5F101BB08 , 5F101BD07 , 5F101BD24 , 5F101BD27 , 5F101BD30 , 5F101BD33 , 5F101BD40 , 5F101BE07 , 5F101BE20 , 5F101BG10 , 5F101BH04 , 5F101BH13 , 5F101BH16 , 5F101BH17 , 5F101BH21 , 5F110AA04 , 5F110AA17 , 5F110BB03 , 5F110BB04 , 5F110BB05 , 5F110BB11 , 5F110BB20 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE09 , 5F110EE15 , 5F110EE23 , 5F110EE28 , 5F110EE30 , 5F110EE32 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110FF23 , 5F110FF25 , 5F110FF26 , 5F110FF28 , 5F110FF30 , 5F110FF32 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG12 , 5F110GG13 , 5F110GG17 , 5F110GG25 , 5F110GG28 , 5F110HJ01 , 5F110HJ04 , 5F110HJ23 , 5F110HK05 , 5F110HK40 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL08 , 5F110HL12 , 5F110HL23 , 5F110HL24 , 5F110HM15 , 5F110NN03 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN35 , 5F110NN72 , 5F110QQ06 , 5F110QQ11 , 5F110QQ16 , 5F110QQ19 , 5F110QQ23 , 5F110QQ28 , 5F152AA12 , 5F152BB02 , 5F152CC02 , 5F152CC03 , 5F152CC04 , 5F152CC05 , 5F152CC06 , 5F152CD13 , 5F152CD14 , 5F152CD15 , 5F152CE03 , 5F152CE06 , 5F152CE08 , 5F152DD02 , 5F152EE14 , 5F152EE16 , 5F152FF03 , 5F152FF04 , 5F152FF06 , 5F152FF07 , 5F152FF08 , 5F152FF09 , 5F152FF13 , 5F152FF14 , 5F152FF15 , 5F152FF16 , 5F152FF17 , 5F152FF43 , 5F152FG01 , 5F152FG03 , 5F152LM09 , 5F152LP01 , 5F152LP07 , 5F152MM04 , 5F152NN03 , 5F152NN12 , 5F152NN13 , 5F152NN14 , 5F152NN16 , 5F152NN19 , 5F152NN20 , 5F152NP11 , 5F152NP14 , 5F152NQ03 , 5F152NQ04 , 5F152NQ05 , 5F152NQ06

Patent cited by the Patent：

Cited by applicant (2)

薄膜トランジスタを有する多層半導体集積回路
Gazette classification：公開公報 Application number：特願平4-164303 Applicant：株式会社半導体エネルギー研究所
3次元半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願平11-375619 Applicant：小柳光正, 富士ゼロックス株式会社

Return to Previous Page