Pat
J-GLOBAL ID：200903071827821713

デルタ層を有する低オン抵抗のトレンチ型MOSFET及びその製造方法

Inventor：
モハメッド・エヌ・ダーウィッシュ

About モハメッド・エヌ・ダーウィッシュ

, 
リチャード・ケイ・ウィリアムズ

About リチャード・ケイ・ウィリアムズ


Applicant, Patent owner：
シリコニックス・インコーポレイテッド

About シリコニックス・インコーポレイテッド


Agent (1)： 大島 陽一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995351967
Publication number (International publication number)：1996250732
Application date： Dec. 27, 1995
Publication date： Sep. 27, 1996
Summary：
【要約】【課題】 深い中央P+領域による改善されたブレイクダウンに関する特性と、低いオン抵抗とを兼ね備えたトレンチ型MOSFETを提供する。【解決手段】 バーチカルトレンチ型MOSFETにおいて、ドーパント濃度を高められた層が、MOSFETにおけるボディ領域とドレイン領域とを隔てる軽いドープをなされた領域若しくは「ドリフト」領域において形成される。このドーパント濃度を高められた層はデルタ層と称し、MOSFETのチャネルから発せられた電流経路を拡げ、ターンオン状態のMOSFETの抵抗率を低下させる作用をなす。
Claim (excerpt)：
トレンチが形成された半導体基板と、前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、前記基板の上側表面上に前記トレンチに隣接して配置された第1導電型のソース領域と、前記トレンチ及び前記ソース領域に隣接するように配置された第2導電型のボディ領域と、前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在するドレイン領域とを有することを特徴とし、前記ドレイン領域が、前記トレンチの前記底部全体の下層をなす濃いドープをなされた領域と、前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有するデルタ層とを有することを特徴とし、前記デルタ層が、前記ドリフト領域の少なくとも一部分の上層をなすことを特徴とし、前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、前記デルタ層におけるドーパント濃度は水平方向に実質的に均一であることを特徴とするバーチカルトレンチ型MOSFET。
FI (2)：
H01L 29/78 652 H ,  H01L 29/78 653 C
Patent cited by the Patent：
Cited by examiner (23)
  • 特開昭63-174373
  • 電界効果トランジスタ及びその製造方法
    Gazette classification：公開公報   Application number：特願平5-202595   Applicant：シリコニックス・インコーポレイテッド
  • 特開昭64-082564
Show all

Return to Previous Page

TOP

BOTTOM