Pat
J-GLOBAL ID：200903071944369236

半導体集積回路装置の製造方法

Inventor：
内田 哲弥

About 内田 哲弥


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 金田 暢之 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999276757
Publication number (International publication number)：2001102440
Application date： Sep. 29, 1999
Publication date： Apr. 13, 2001
Summary：
【要約】【課題】 工程数が少なく、コストの安いトレンチ分離を用いた半導体集積回路装置の製造方法を提供する。【解決手段】 半導体基板に溝を形成し、該溝に酸化膜を埋め込んでトレンチ分離を形成した半導体集積回路装置の製造方法において、半導体基板へのイオン注入時のマスク(6、7)を用いて少なくともアライメントマーク部のトレンチ分離酸化膜のエッチングを行い、アライメントマーク部のトレンチ分離酸化膜を半導体基板表面よりも低くしてアライメントマーク部に段差を形成する。
Claim (excerpt)：
半導体基板に溝を形成し、該溝に酸化膜を埋め込んでトレンチ分離を形成した半導体集積回路装置の製造方法において、半導体基板へのイオン注入時のマスクを用いて少なくともアライメントマーク部のトレンチ分離酸化膜のエッチングを行い、アライメントマーク部のトレンチ分離酸化膜を半導体基板表面よりも低くしてアライメントマーク部に段差を形成することを特徴とする半導体集積回路装置の製造方法。
IPC (4)：
H01L 21/76 ,  H01L 21/027 ,  H01L 27/108 ,  H01L 21/8242
FI (3)：
H01L 21/76 L ,  H01L 21/30 502 M ,  H01L 27/10 681 D
F-Term (30)：
5F032AA44 ,  5F032BA02 ,  5F032CA03 ,  5F032CA14 ,  5F032CA17 ,  5F032CA20 ,  5F032CA23 ,  5F032DA02 ,  5F032DA23 ,  5F032DA33 ,  5F032DA43 ,  5F046AA20 ,  5F046EA12 ,  5F046EA15 ,  5F046EA19 ,  5F046EA23 ,  5F046EA26 ,  5F083AD21 ,  5F083AD42 ,  5F083AD48 ,  5F083GA28 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083PR01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR36 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM