Pat

J-GLOBAL ID：200903072180786682

半導体装置およびその製造方法

Inventor： 杉山 龍男 ,  小川 真一 ,  江藤 竜二 ,  堤 紀久子 ,  金澤 正人
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999140937
Publication number (International publication number)：2000331956
Application date： May. 21, 1999
Publication date： Nov. 30, 2000
Summary：

【要約】【課題】 耐熱性に優れ、かつ接合リークを低く保てる半導体装置及びその製造方法を提供する。【解決手段】 トランジスタのゲート電極4およびソース・ドレイン領域6の上にチタン膜7、コバルト膜8、窒化チタン膜9を順次堆積した後に、600°Cから675°Cの範囲の温度で第1の急速熱処理を行う。未反応の金属膜を除去した後、800°Cから1000°Cの範囲の温度で第2の急速熱処理を行い、基板1上にエピタキシャル成長したコバルトシリサイド膜10’を形成する。

Claim (excerpt)：

単結晶シリコン領域と多結晶シリコン領域と絶縁性領域とを含む領域を備えた半導体装置であって、前記単結晶シリコン領域上に形成された第1のコバルトシリサイド膜と、前記多結晶シリコン領域上に形成された第2のコバルトシリサイド膜とを備え、前記第1のコバルトシリサイド膜は前記単結晶シリコン領域上にエピタキシャル成長している半導体装置。

IPC (3)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 21/28 301 T ,  H01L 29/78 301 P ,  H01L 29/78 301 G

F-Term (21)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104CC01 ,  4M104DD02 ,  4M104DD37 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104DD85 ,  4M104FF14 ,  4M104GG16 ,  4M104HH20 ,  5F040DA00 ,  5F040DC01 ,  5F040EA08 ,  5F040EA09 ,  5F040EC07 ,  5F040EC13 ,  5F040EH02 ,  5F040FC19

Patent cited by the Patent：

Cited by examiner (2)

• MISトランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平8-303278   Applicant：株式会社デンソー
• シリコン基板上に2つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
  Gazette classification：公開公報   Application number：特願平3-163370   Applicant：インテル・コーポレーシヨン