Pat
J-GLOBAL ID：200903072247104204

電界効果トランジスタおよびその作製方法

Inventor：
佐藤 知稔

About 佐藤 知稔


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (3)： 西教 圭一郎 ,  杉山 毅至 ,  廣瀬 峰太郎
Gazette classification：公開公報
Application number (International application number)：2004076780
Publication number (International publication number)：2005268438
Application date： Mar. 17, 2004
Publication date： Sep. 29, 2005
Summary：
【課題】 回路構造を簡単化するとともに、チップサイズを縮小化することができる電界効果トランジスタおよびその作製方法を提供する。【解決手段】 厚み方向に積層される縦型の電界効果トランジスタにおいて、半導体層とゲート電極4との配設位置によって、論理回路のうちNOR回路およびNAND回路の少なくともいずれか一方を実現する。【選択図】 図1
Claim (excerpt)：
異なる導電型の半導体層が半導体基板の厚み方向に積層されて成る柱状の半導体層と、 柱状の半導体層の側壁に配設される複数のゲート電極とを備え、 これら柱状の半導体層および複数のゲート電極が、前記厚み方向に積層される積層体を成すことを特徴とする電界効果トランジスタ。
IPC (4)：
H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78
FI (4)：
H01L27/08 321G ,  H01L29/78 653B ,  H01L29/78 301X ,  H01L29/78 301Y
F-Term (30)：
5F048AA01 ,  5F048AB03 ,  5F048AB04 ,  5F048AC03 ,  5F048BA19 ,  5F048BB05 ,  5F048BD07 ,  5F048BD09 ,  5F048CB02 ,  5F048CB03 ,  5F048CB04 ,  5F048CB07 ,  5F140AA39 ,  5F140AB01 ,  5F140AB03 ,  5F140BB04 ,  5F140BC12 ,  5F140BD05 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BF47 ,  5F140BG30 ,  5F140BG38 ,  5F140BH02 ,  5F140BH05 ,  5F140BK13 ,  5F140BK17 ,  5F140CF03
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM