Pat
J-GLOBAL ID:200903072356151042

薄膜トランジスタ及び薄膜トランジスタの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 梅田 勝
Gazette classification:公開公報
Application number (International application number):1993335344
Publication number (International publication number):1995202210
Application date: Dec. 28, 1993
Publication date: Aug. 04, 1995
Summary:
【要約】【構成】 ゲート電極を互いに幅の異なる2層構造とし、上層の幅を下層の幅より小さくする上記2層構造のゲート電極を形成した後、該電極をマスクとしてソースまたはドレインとなる領域へイオン注入する。好ましくは、ゲート電極を一旦パターニングした後、一方の層の一部を陽極酸化して陽極酸化膜を形成し、該陽極酸化膜のみ除去する事により2層の幅を変える【効果】 被覆性等が向上するので信頼性の高いトランジスタが得られ、かつ、簡単にLDD構造が得られるので安価なトランジスタを提供できる。イオン注入工程が減り、コストを下げることができる。さらに、陽極酸化を用いれば、精度良くLDD構造ができる。さらには、低いイオン注入量である領域すなわちLightly Dopedの領域の直上にゲート電極がある構造すなわちゲートオバーラップ構造ともなり信頼性の高いトランジスタが再現性よくしかも容易に実現できる
Claim (excerpt):
ゲート電極が互いに幅の異なる2層構造となり、上層の幅が下層の幅より小さくなっていることを特徴とするLDD構造の薄膜トランジスタ。
IPC (2):
H01L 29/786 ,  H01L 21/336
FI (3):
H01L 29/78 311 P ,  H01L 29/78 311 S ,  H01L 29/78 311 G
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page