Pat

J-GLOBAL ID：200903072555824080

アッシング方法

Inventor： 西田 貴信
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：2000348477
Publication number (International publication number)：2002151479
Application date： Nov. 15, 2000
Publication date： May. 24, 2002
Summary：

【要約】【課題】 製造コストの増大を招くことなく、低誘電率膜の誘電率の上昇を効率的に抑制することができるアッシング方法を提供することを目的とする。【解決手段】 絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、RF電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にRF電力を印加して前記レジストマスクのアッシングを行うアッシング方法。

Claim (excerpt)：

絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、RF電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にRF電力を印加して前記レジストマスクのアッシングを行うことを特徴とするアッシング方法。

IPC (3)：

H01L 21/3065 ,  G03F 7/42 ,  H01L 21/027

FI (3)：

G03F 7/42 ,  H01L 21/302 H ,  H01L 21/30 572 A

F-Term (18)：

2H096AA25 ,  2H096CA05 ,  2H096LA07 ,  2H096LA08 ,  5F004AA06 ,  5F004BA04 ,  5F004BA14 ,  5F004BA18 ,  5F004BA20 ,  5F004BB25 ,  5F004BB26 ,  5F004DA01 ,  5F004DA25 ,  5F004DA26 ,  5F004DA27 ,  5F004DB26 ,  5F004EB03 ,  5F046MA12

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-334382   Applicant：日本電気株式会社