Pat

J-GLOBAL ID：200903072727223815

半導体基板および半導体基板の製造方法

Inventor： 井 上 陽 子 ,  佐 俣 秀 一 ,  松 下 嘉 明
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994169588
Publication number (International publication number)：1996037286
Application date： Jul. 21, 1994
Publication date： Feb. 06, 1996
Summary：

【要約】【目的】 ゲッタリング能力に優れ、サーマルドナーや結晶欠陥が無い半導体基板、および、このような半導体基板を複雑な工程の追加やドーパント不純物濃度の低下を伴うことなく製造するための半導体基板の製造方法を提供する。【構成】 支持基板11として比抵抗が0.1Ω・cm以下となるようにボロンを導入した高濃度P型基板を使用する。また、製造工程として、支持基板11を還元性雰囲気での熱処理を1100°C以上で30分以上行う第1熱処理工程と、この第1熱処理工程後の支持基板11に一方の表面に酸化膜12を形成した高濃度P型シリコン基板を支持基板11と酸化膜12とが接するように接着する接着工程と、この接着工程後の支持基板11、酸化膜12およびシリコン基板の熱処理を 950°C以上で10分以上行う第2熱処理工程と、この第2熱処理工程後のシリコン基板を薄膜化する薄膜化工程とを備える。

Claim (excerpt)：

単結晶シリコンからなる支持基板と、この支持基板上に形成された酸化膜と、この酸化膜上に形成されたP型、N型またはI型の単結晶シリコンからなる薄膜とを有する半導体基板において、前記支持基板は、比抵抗が0.1Ω・cm以下となるようにボロンを導入した高濃度P型基板であることを特徴とする半導体基板。

IPC (2)：

H01L 27/12 ,  H01L 21/322

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭63-090147
  
• 特開昭63-102240
  
• 特開平2-046770
  
• SOI基板構造及びその製造方法
  Gazette classification：公開公報   Application number：特願平4-318983   Applicant：日本電気株式会社
• 特開平3-181115