Pat
J-GLOBAL ID：200903073036948038

集積回路用の改善されたボールグリッドアレイパッケージ

Inventor：
エリック・セルナ

About エリック・セルナ


Applicant, Patent owner：
サン・マイクロシステムズ・インコーポレイテッド

About サン・マイクロシステムズ・インコーポレイテッド


Agent (1)： 大島 陽一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995199228
Publication number (International publication number)：1996172141
Application date： Jul. 11, 1995
Publication date： Jul. 02, 1996
Summary：
【要約】【課題】 熱及び電気的特性を改善したボールグリッドアレイパッケージを提供する。【解決手段】 3層のBGAパッケージが、上下のトレース間に設けられたVSSプレーンと、外周部分の上下面に設けられたVSSトレースと、VSSプレーンと上下面のVSSトレースとを電気的及び熱的に接続するバイアと、パッケージの上下面の信号トレースとVDDトレースからの信号及び電圧を伝えるバイアとを有する。下側のトレースはボールはんだでシステムPCB上のトレースに接続される。VSSプレーンは低インピーダンスの電流経路を与え、放熱の役割も果たす。4層のBGAパッケージは、更にVSSプレーンと下面のトレースとの中間にVDDプレーンを有する。この実施例ではIC電流の立上がりの場合と共に立下がりの場合の接地電位バウンスを低下させ、従来のBGAパッケージと比べ顕著な放熱特性の改善を果たす。
Claim (excerpt)：
熱及び電気的特性を改善した集積回路(IC)用のボールグリッドアレイ(BGA)パッケージであって、ボンディングワイヤで対応するICパッドに接続可能な、VSSトレース、VDDトレース及び信号トレースからなるBGAパッケージの上側の層のトレースと、前記BGAパッケージの上側の層のトレースの対応する1つと少なくともその一部分が垂直方向に整合するBGAパッケージの下側の層のトレースとを有し、前記BGAパッケージの下側の層のトレースの領域が、前記BGAパッケージのボールはんだによって、下部に配置されたプリントされたシステムサーキットボードにはんだ付け可能なことを特徴とし、前記BGAパッケージの上側と下側の層との間に配置されたPGAコア材料と、前記PGAの上側の層のVSSトレースと対応するBGAの下側の層のVSSトレースとを接続するVSSバイアと、前記BGAの上側の層のVDDトレースと対応するBGAの下側の層のVDDトレースと接続するVDDバイアと前記BGAの上側の層の信号トレースと対応するBGAの下側の層の信号トレースとを接続する信号バイアとを含む複数のバイアと、前記BGAの上側及び下側の層のトレースの中間に配置され、前記VSSバイアと電気的に接続されているBGAのVSSプレーンとを有することを特徴とするIC用のBGAパッケージ。
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM