チップ支持体構造及びチップケーシングを製造するためのチップ支持体

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：木村高明 (外3名)
Gazette classification：公表公報
Application number (International application number)：1996521357
Publication number (International publication number)：1999502059
Application date： Dec. 07, 1995
Publication date： Feb. 16, 1999
Summary：

【要約】チップケーシングを製造するためのチップ支持体(23)を備えたチップ支持体構造(23)であって、前記チップ支持体は、導電経路(21)を備えた支持箔(20)の上に設けられており、導電経路は、チップ(39)に面する支持箔の前側で、チップの接触表面のメタライズ部(40)に接続されており、それらの自由端は、電子部品或いは基板と接続するために同一表面となるように分布された接続表面構造(42)を形成するものであり、それによって、導電経路(21)が支持箔(20)の逆側に配置され、支持箔(20)内の溝(28)が接触表面メタライズ部(40)の領域内に設けられ、接続表面構造(42)を形成するための導電経路が穿孔されたマスク(36)で覆われており、支持箔の厚さ(s)がチップの表面の接触表面メタライズ部(40)の高さ(h)より小さいか実質的に等しいものである。

Claim (excerpt)：

チップケーシングを製造するためのチップ支持体を備えたチップ支持体構造であって、前記チップ支持体は、導電経路を備えた支持箔上に設けられており、導電経路は、チップに面する支持箔の前側で、チップの接触表面のメタライズ部に接続されており、それらの自由端は、電子部品或いは基板と接続するために同一表面となるように配置された接触表面構造を形成するものであり、導電経路(21,52)が支持箔(20,50)の逆側に配置され、それによって、支持箔(20,50)内の溝(28)が接触表面メタライズ部に設けられ、接続表面構造(42)を形成する目的で導電経路(21,52)が穿孔されたマスク(36)で覆われ、支持箔(20,50)の厚さがチップの表面の接触表面メタライズ部(40)の高さ(h)より小さいか実質的に等しいことを特徴とする構造。

IPC (2)：

H01L 21/60 311 , H01L 23/12

FI (2)：

H01L 21/60 311 R , H01L 23/12 L

Patent cited by the Patent：

Cited by applicant (5)

半導体素子実装用フィルムと半導体素子実装構造
Gazette classification：公開公報 Application number：特願平6-086646 Applicant：日本電気株式会社
チップキャリア半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-313866 Applicant：日本電気株式会社
特開平4-233749

Show all

Cited by examiner (5)

半導体素子実装用フィルムと半導体素子実装構造
Gazette classification：公開公報 Application number：特願平6-086646 Applicant：日本電気株式会社
チップキャリア半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-313866 Applicant：日本電気株式会社
特開平4-233749

Show all

Return to Previous Page