Pat

J-GLOBAL ID：200903073440454855

半導体装置

Inventor： 上月 繁雄
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1996072422
Publication number (International publication number)：1997260663
Application date： Mar. 27, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】 高集積化が実現できる半導体装置を提供する。【解決手段】 N+型高濃度シリコン基板21上にN-型低濃度シリコンエピタキシャル層22、P型ベース領域24を形成し、このP型ベース領域24内上部にN型ソース領域25とN+型ソース領域26を隣接して設け、さらにN型ソース領域25からP型ベース領域24を貫通するトレンチ27を刻設し、このトレンチ27の内面とN型ソース領域25の上表面のみにゲート絶縁膜28を形成し、このゲート絶縁膜28上に溝を埋め込むようゲート電極29を形成し、またソース電極31をP型ベース領域24とN+型ソース領域26のみに接続するよう設ける。これによりソース電極31に対しては接するN+型ソース領域26により所要のコンタクト濃度が得られ、またゲート絶縁膜28に対しては接するN型ソース領域25により不純物の取り込まれ量が抑制され、絶縁膜の機能が確保される。

Claim (excerpt)：

半導体基板と、この半導体基板上に形成された第1導電型の低濃度層と、この低濃度層上に形成された第2導電型のベース領域と、この第2導電型のベース領域内に選択的に形成された第1導電型のソース領域と、この第1導電型のソース領域内に表面より厚さ方向に前記第2導電型のベース領域を貫通するよう刻設された溝と、この溝の内面及び前記第1導電型のソース領域の上表面に形成されたゲート絶縁膜と、このゲート絶縁膜上に前記溝を埋め込むようにして形成したゲート電極と、前記第1導電型のソース領域及び前記第2導電型のベース領域の上表面からの取り出しが行えるよう設けられたソース電極を有する半導体装置において、前記第1導電型のソース領域は、不純物濃度が低い低濃度領域部とこの低濃度領域部より不純物濃度が高い高濃度領域部から形成されており、前記溝は前記低濃度領域部の上表面から刻設され、かつ前記ゲート絶縁膜は前記低濃度領域部上のみに形成されていることを特徴とする半導体装置。

FI (2)：

H01L 29/78 653 A ,  H01L 29/78 652 B

Patent cited by the Patent：

Cited by examiner (1)

• 絶縁ゲート型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-339295   Applicant：株式会社豊田中央研究所