Pat

J-GLOBAL ID：200903073522027165

薄膜トランジスタの製造方法

Inventor： 中村 晃 ,  江本 文昭 ,  千田 耕司
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994203447
Publication number (International publication number)：1996070126
Application date： Aug. 29, 1994
Publication date： Mar. 12, 1996
Summary：

【要約】【目的】 多結晶シリコン薄膜、非晶質シリコン薄膜または単結晶シリコン薄膜からなるシリコン薄膜パターンの短絡を防止する薄膜トランジスタの製造方法を提供する。【構成】 絶縁基板1の上にシリコン薄膜2を形成する工程と、フォトレジストパターン5を形成する工程と、フォトレジストパターン5をマスクとしてシリコン薄膜2を選択的にエッチングし、シリコン薄膜の島領域7を形成する工程と、島領域7以外の領域に残存するシリコン粒子3にエネルギービーム6を照射して除去する工程と、島領域7にゲート酸化膜、ゲート電極、ドレイン領域およびソース領域を備えた薄膜トランジスタを形成する工程とを有する。なお、シリコンと反応して気体となるガス雰囲気中でエネルギービームを照射することによって、いっそう容易にシリコン粒子3などを除去することができる。

Claim (excerpt)：

絶縁基板上にシリコン薄膜を形成する工程と、前記シリコン薄膜の上にフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記シリコン薄膜を選択的にエッチングし、シリコン薄膜の島領域を形成する工程と、前記シリコン薄膜の島領域以外の領域に残存する不要のシリコン薄膜やシリコン粒子等にエネルギービームを照射して除去する工程と、前記シリコン薄膜の島領域にゲート酸化膜、ゲート電極、ドレイン領域およびソース領域を備えた薄膜トランジスタを形成する工程とを有する薄膜トランジスタの製造方法。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/268