Pat
J-GLOBAL ID：200903073526875764

複数の素子の実装方法

Inventor：
梅澤 智樹

About 梅澤 智樹

, 
岩森 俊道

About 岩森 俊道


Applicant, Patent owner：
富士ゼロックス株式会社

About 富士ゼロックス株式会社


Agent (2)： 山田 正紀 ,  小杉 佳男
Gazette classification：公開公報
Application number (International application number)：2006003454
Publication number (International publication number)：2007188933
Application date： Jan. 11, 2006
Publication date： Jul. 26, 2007
Summary：
【課題】本発明は、基板に複数の素子を電気的に接続すると共に、これら複数の素子を冷却するヒートシンクを取り付ける、複数の素子の実装方法に関し、複数の素子の取り付けコストを低減すると共に、これら複数の素子を効率良く確実に冷却することができるように実装する、複数の素子の実装方法を提供することを目的とする。【解決手段】素子接続工程よりも前の素子固着工程で、本発明にいう複数の素子の一例に相当する受発光素子11及び駆動用LSI12を、受発光素子11及び駆動用LSI12の接続面11b,12bに対する裏面11c,12cを向けて、ヒートシンク30の放熱面30bに対する裏面30cに固着させる。【選択図】 図2
Claim (excerpt)：
放熱フィンが形成された放熱面を有するヒートシンクの、該放熱面に対する裏面に、それぞれに電気接点が形成された接続面を有する複数の素子を、該接続面に対する裏面を向けて固着させる素子固着工程と、 前記素子固着工程で前記ヒートシンクに固着させた複数の素子を、複数の導電パターンを有する所定の基板に、該複数の素子の接続面を向けて該ヒートシンクと共に配置する素子配置工程と、 前記素子配置工程で前記基板上に配置された複数の素子の接続面に形成された電気接点と該基板上の導電パターンとを電気的に接続する素子接続工程とを有することを特徴とする複数の素子の実装方法。
IPC (4)：
H01L 23/36 ,  H05K 3/34 ,  H01S 5/024 ,  H01L 31/02
FI (4)：
H01L23/36 Z ,  H05K3/34 507C ,  H01S5/024 ,  H01L31/02 E
F-Term (20)：
5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319BB04 ,  5E319CC33 ,  5E319CD04 ,  5E319CD15 ,  5E319GG03 ,  5F088BA20 ,  5F088BB01 ,  5F088EA06 ,  5F088JA03 ,  5F088JA20 ,  5F136DA17 ,  5F136EA23 ,  5F136EA40 ,  5F136EA61 ,  5F173MC12 ,  5F173MD43 ,  5F173MD84
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM