Pat
J-GLOBAL ID:200903073775363528

PLDによるコンピュータおよびコンパイラおよびオペレーティングシステム

Inventor:
Applicant, Patent owner:
Agent (1): 金倉 喬二
Gazette classification:公開公報
Application number (International application number):1995113236
Publication number (International publication number):1996305547
Application date: May. 11, 1995
Publication date: Nov. 22, 1996
Summary:
【要約】【目的】 高速処理が可能なコンピュータを提供する。【構成】 PLD(プログラム可能型論理デバイス)1と入出力装置2でコンピュータを構成する。PLD1の出力端子を該PLD1のプログラム端子に接続して、PLD1が、プログラムを要求してこれを取り込み、自身に書き込んで所望の処理を実行可能な論理回路を構成できるようにする。
Claim (excerpt):
論理回路を構成する複数の素子からなり、素子間の接続を変えることで所望の論理回路を構成可能なプログラム可能型論理デバイス(PLD)を用い、PLDがプログラムを取り込んで自身に書き込み、所望の処理を実行可能な論理回路を構成する手段を備えたことを特徴とするPLDによるコンピュータ。
IPC (5):
G06F 7/00 ,  G06F 9/445 ,  G06F 9/46 340 ,  G06F 15/78 510 ,  H03K 19/177
FI (5):
G06F 7/00 E ,  G06F 9/46 340 A ,  G06F 15/78 510 G ,  H03K 19/177 ,  G06F 9/06 420 G
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page