Pat
J-GLOBAL ID：200903074844123840

半導体薄膜構造とその作製法

Inventor：
宮澤 誠一

About 宮澤 誠一


Applicant, Patent owner：
キヤノン株式会社

About キヤノン株式会社


Agent (1)： 加藤 一男
Gazette classification：公開公報
Application number (International application number)：1999264706
Publication number (International publication number)：2001093837
Application date： Sep. 20, 1999
Publication date： Apr. 06, 2001
Summary：
【要約】【課題】元の基板とその上に形成する半導体材料の格子定数が異なっていても欠陥の少ない良質の半導体材料を形成でき基板に制限されない半導体薄膜構造の作製法、そうした半導体薄膜構造である。【解決手段】基準面を持つ基板上に、基板の格子定数とは異なる所望の格子定数の半導体膜104を最上膜として含む半導体層が形成される。この構造は加工されて、基板の基準面と基準面から傾いた面を少なくとも1つ以上有する構造にされる。傾いた面から選択的に成長が発生して所望の格子定数の半導体膜104とほぼ格子整合した半導体結晶膜7が形成される。半導体結晶膜7は、基準面にほぼ平行に横に広がることにより平坦な表面を少なくとも部分的に有する。
Claim (excerpt)：
基板上に該基板の格子定数とは異なる所望の格子定数の半導体膜を最上膜として含む半導体層が形成された構造が加工されて、該基板の基準面と該基準面から傾いた面を少なくとも1つ以上有する構造にされた基板構造を有し、該傾いた面から選択的に成長が発生して該所望の格子定数の半導体膜とほぼ格子整合した半導体結晶膜が形成され、該選択的に成長した半導体結晶膜が、基準面にほぼ平行に横に広がることにより形成された平坦な表面を少なくとも部分的に有することを特徴とする半導体薄膜構造。
IPC (3)：
H01L 21/205 ,  H01L 21/20 ,  H01L 21/203
FI (3)：
H01L 21/205 ,  H01L 21/20 ,  H01L 21/203 M
F-Term (25)：
5F045AA03 ,  5F045AA04 ,  5F045AC02 ,  5F045AC07 ,  5F045AF03 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045AF13 ,  5F045AF14 ,  5F045BB12 ,  5F045DA52 ,  5F045DA53 ,  5F045DA54 ,  5F045DB02 ,  5F045HA12 ,  5F052KA02 ,  5F103AA04 ,  5F103AA05 ,  5F103DD01 ,  5F103GG06 ,  5F103HH03 ,  5F103HH07 ,  5F103PP06 ,  5F103RR06
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM