Pat

J-GLOBAL ID：200903074874837279

半導体装置

Inventor： 河村 圭子
Applicant, Patent owner： 株式会社東芝
Agent (1)： 日向寺 雅彦
Gazette classification：公開公報
Application number (International application number)：2007152463
Publication number (International publication number)：2008306022
Application date： Jun. 08, 2007
Publication date： Dec. 18, 2008
Summary：

【課題】低オン抵抗、高耐圧、且つ低ゲート容量を実現できる半導体装置を提供する。【解決手段】第2導電型の第1の半導体領域を貫通して第1導電型の半導体層に至る複数の第1のトレンチの内壁面に形成され一部が開口された第1の絶縁膜と、第1のトレンチにおける半導体層と第1の半導体領域との界面よりも下方の内部に設けられ第1の主電極に接続されると共に第1の絶縁膜が開口された部分を介して半導体層に接している第2導電型の第1の半導体ピラー領域と、隣り合う第1のトレンチの間に設けられた第2のトレンチの内壁面に形成され一部が開口された第2の絶縁膜と、第2のトレンチの内部に設けられ表層部が第2のトレンチの開口端近傍で第1の主電極に接すると共に第2の絶縁膜が開口された部分を介して半導体層に接している第2導電型の第2の半導体ピラー領域とを備えた。【選択図】図1

Claim (excerpt)：

第1導電型の半導体層と、 前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、 前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、 前記第2の半導体領域に接して設けられた第1の主電極と、 前記半導体層の前記主面の反対側に設けられた第2の主電極と、 前記第1の半導体領域を貫通して前記半導体層に至る複数の第1のトレンチの内壁面に形成され、一部が開口された第1の絶縁膜と、 前記第1のトレンチにおける前記半導体層と前記第1の半導体領域との界面よりも下方の内部に設けられ、前記第1の主電極に接続されると共に前記第1の絶縁膜が開口された部分を介して前記半導体層に接している第2導電型の第1の半導体ピラー領域と、 前記第1の半導体領域を貫通して前記半導体層に至り、隣り合う前記第1のトレンチの間に設けられた第2のトレンチの内壁面に形成され、一部が開口された第2の絶縁膜と、 前記第1の半導体ピラー領域の上に設けられた第3の絶縁膜と、 前記第1のトレンチの内部における前記第3の絶縁膜よりも上方に設けられたゲート電極と、 前記第2のトレンチの内部に設けられ、表層部が前記第2のトレンチの開口端近傍で前記第1の主電極に接すると共に前記第2の絶縁膜が開口された部分を介して前記半導体層に接している第2導電型の第2の半導体ピラー領域と、 を備えたことを特徴とする半導体装置。

IPC (1)：

H01L 29/78

FI (3)：

H01L29/78 652F ,  H01L29/78 653C ,  H01L29/78 652H

Patent cited by the Patent：

Cited by applicant (1)

• 半導体素子
  Gazette classification：公開公報   Application number：特願2001-144730   Applicant：株式会社東芝