Pat

J-GLOBAL ID：200903075133603390

貫通電極付き基板、その製造方法及び電子デバイス

Inventor： 糸井 和久 ,  末益 龍夫 ,  滝沢 功
Applicant, Patent owner： 株式会社フジクラ
Agent (4)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  高橋 俊一
Gazette classification：公開公報
Application number (International application number)：2003198023
Publication number (International publication number)：2005038942
Application date： Jul. 16, 2003
Publication date： Feb. 10, 2005
Summary：

【課題】ブラインドビアホールの深さおよび裏面側の研磨量を一定にできるとともに、裏面側の絶縁層形成が不要で絶縁耐圧(耐電圧)の低下を未然に防止する。【解決手段】貫通電極付き基板(1)は、支持基板層(10)とシリコン層(30)との間に埋め込み絶縁層(20)を有するSOIウェハ(2)を用いる。支持基板層(10)に保護層(11)をマスクとして埋め込み絶縁層(20)に達する深さまで形成されたブラインドビアホール(12)に、内壁絶縁層(13)を施して導電層(14)が形成される。また、シリコン層(30)が除去され露出した埋め込み絶縁層(20)の導電層(14)に対応する部分に、導電層(14)との導通を可能にするコンタクトホール(21)が形成される。【選択図】 図2

Claim (excerpt)：

支持基板層とシリコン層との間に埋め込み絶縁層を有するシリコンウェハから作られた貫通電極付き基板であって、 前記支持基板層に保護層をマスクとして前記埋め込み絶縁層に達する深さまで形成されたブラインドビアホールに、内壁絶縁層を施して導電層が形成され、 前記シリコン層が除去され露出した前記埋め込み絶縁層の前記導電層に対応する部分に、当該導電層との導通を可能にするコンタクトホールが形成されたことを特徴とする貫通電極付き基板。

IPC (2)：

H01L23/12 ,  H01L21/3205

FI (2)：

H01L23/12 501P ,  H01L21/88 J

F-Term (17)：

5F033MM30 ,  5F033PP06 ,  5F033PP26 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ46 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS08 ,  5F033SS15 ,  5F033SS25 ,  5F033SS27 ,  5F033TT07 ,  5F033XX00 ,  5F033XX33

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-098548   Applicant：浜松ホトニクス株式会社