Pat

J-GLOBAL ID：200903075408771965

半導体加速度計の懸架構造

Inventor： ジュディ マイケル ダブリュ
Applicant, Patent owner： アナログ デバイスズ インコーポレイテッド
Agent (1)： 吉田 研二 (外2名)
Gazette classification：公表公報
Application number (International application number)：1999504820
Publication number (International publication number)：2000512023
Application date： Jun. 18, 1998
Publication date： Sep. 12, 2000
Summary：

【要約】基板(102)の上方にこれから離れて懸架された、半導体加速度計(100)における懸架された層(104)の懸架取り付け装置(106,206)。この構造は、基板に関連する共通アンカポイント(208)と、前記懸架された層に関連する第1(222)及び第2(220)のアンカポイントと、前記第1のアンカポイントと共通アンカポイントとの間に接続された第1の可撓性蛇行アーム(212)と、前記第2のアンカポイントと共通アンカポイントとの間に接続された第2の可撓性蛇行アーム(214)とを含む。前記第1及び第2の可撓性蛇行アーム(212,214)は互いに対して対称的に構成されている。

Claim (excerpt)：

基板と、 前記基板の表面上方に表面から離れて懸架された層と、 前記基板と前記層との間に接続され、前記基板に平行な平面に対する前記層の制限された運動を許可する複数の懸架部材であって、各々が、対称的に形成された複数の可撓性アームを含む、複数の懸架部材と、 を含む半導体装置。

IPC (2)：

G01P 15/125 ,  H01L 29/84

FI (2)：

G01P 15/125 ,  H01L 29/84 Z

Patent cited by the Patent：

Cited by examiner (2)

• 3軸加速度計
  Gazette classification：公開公報   Application number：特願平4-301708   Applicant：モトローラ・インコーポレイテッド
• 複合センサ
  Gazette classification：公開公報   Application number：特願平8-159047   Applicant：日本テキサス・インスツルメンツ株式会社