Pat
J-GLOBAL ID:200903076773568709

アクティブマトリクス基板およびその製法

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守
Gazette classification:公開公報
Application number (International application number):1994153621
Publication number (International publication number):1996022024
Application date: Jul. 05, 1994
Publication date: Jan. 23, 1996
Summary:
【要約】【目的】 アクティブマトリクス基板の各信号線をショートリングにより接続するとともに、ショートリングに接続されたアクティブマトリクス基板の状態で各信号線間のショートの有無などを検査することができるアクティブマトリクス基板を提供する。【構成】 透明の絶縁基板上にマトリクス状に設けられたTFT1および該TFTのドレイン電極に接続された画素電極2と、前記TFTのゲート電極14に信号を供給する複数のゲート信号線4と、前記TFTのソース電極15に信号を供給し前記ゲート信号線と交差する複数のソース信号線5と、前記絶縁基板の周囲で前記各信号線を短絡するショートリング7とを少なくとも有するアクティブマトリクス基板であって、前記各信号線の入力端子部と前記ショートリングとのあいだに薄膜抵抗体6が設けられている。
Claim (excerpt):
透明の絶縁基板上にマトリクス状に設けられた薄膜トランジスタおよび該薄膜トランジスタのドレイン電極に接続された画素電極と、前記薄膜トランジスタのゲート電極に信号を供給する複数のゲート信号線と、前記薄膜トランジスタのソース電極に信号を供給し前記ゲート信号線と交差する複数のソース信号線と、前記絶縁基板の周囲で前記各信号線を短絡するショートリングとを少なくとも有するアクティブマトリクス基板であって、前記各信号線の入力端子部と前記ショートリングとのあいだに抵抗値が10〜500kΩの薄膜抵抗体が設けられてなるアクティブマトリクス基板。
Patent cited by the Patent:
Cited by examiner (11)
  • 特開平3-134628
  • 特開平3-045926
  • 薄膜デバイスの製造方法
    Gazette classification:公開公報   Application number:特願平4-123074   Applicant:株式会社日立製作所
Show all

Return to Previous Page