Pat

J-GLOBAL ID：200903076999384953

半導体集積回路装置の製造方法

Inventor： 神田 隆行 ,  平岩 篤 ,  鈴木 範夫 ,  酒井 哲 ,  池田 修二 ,  吉田 安子 ,  堀部 晋一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999225991
Publication number (International publication number)：2001015612
Application date： Aug. 10, 1999
Publication date： Jan. 19, 2001
Summary：

【要約】【課題】 厚さが異なる2種類以上のゲート絶縁膜を有する半導体集積回路装置の信頼性を向上させることのできる技術を提供する。【解決手段】 半導体基板1の表面に形成された酸化シリコン膜6の上層に酸化シリコン膜7を形成し、次いで厚いゲート絶縁膜を形成する領域Aを覆ったフォトレジストパターン8をマスクとして、薄いゲート絶縁膜を形成する領域Bの酸化シリコン膜6,7を除去した後、フォトレジストパターン8および酸化シリコン膜7を除去し、続いて熱酸化処理を半導体基板に施すことによって、厚さの異なるゲート絶縁膜を形成する。

Claim (excerpt)：

半導体基板の第1の活性領域に第1の膜厚の絶縁膜を形成し、第2の活性領域に前記第1の膜厚に比して相対的に薄い第2の膜厚の絶縁膜を形成する半導体集積回路装置の製造方法であって、(a).前記半導体基板の表面に第1絶縁膜を形成する工程と、(b).前記第1絶縁膜の上層に第2絶縁膜を形成する工程と、(c).前記第1の活性領域をマスキングパターンで覆う工程と、(d).前記マスキングパターンをマスクとして、前記第2の活性領域の前記第2絶縁膜および前記第1絶縁膜を順次除去する工程と、(e).前記マスキングパターンを除去した後、主として前記第1の活性領域の前記第2絶縁膜を選択的に除去する工程と、(f).前記半導体基板に第3絶縁膜を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (3)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316

FI (2)：

H01L 27/08 102 C ,  H01L 21/316 S

F-Term (30)：

5F048AA05 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25 ,  5F058BA06 ,  5F058BC02 ,  5F058BE03 ,  5F058BF02 ,  5F058BF25 ,  5F058BF29 ,  5F058BF55 ,  5F058BF62 ,  5F058BF63 ,  5F058BJ01 ,  5F058BJ10

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-176320   Applicant：株式会社リコー
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-123793   Applicant：松下電子工業株式会社